找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 30 

推荐主题

CPLD的模拟脉冲高度电路如何设计? 4人参与 fanA 2022-10-8 11:11 4 161 Storm_change 2022-10-8 15:39
FPGA时序问题一例——电磁干扰和引脚驱动电流约束 4人参与 attach_img dragongfly 2022-10-8 10:05 4 198 niubility 2022-10-8 15:27
采用FPGA解决通信接口问题 2人参与 STGing 2022-10-8 11:01 2 182 Maskman 2022-10-8 14:28
把程序下载到FPGA为什么用烧录?难道只能载入一次程序,之后FPGA的功能就固定... 3人参与 whatever_ 2022-10-8 10:35 3 165 nocturne 2022-10-8 13:24
Spi模式設定(PYNQ-Z2) 1人参与 新人帖 attach_img 石斑跳跳 2022-10-3 09:08 1 187 Sky_wm 2022-10-7 17:21
Zynq中FPGA上电时序 3人参与 attach_img dragongfly 2022-9-30 09:43 3 232 Terran 2022-9-30 16:56
cpld可以作为stm32的外部存储器吗? 2人参与 Roof0102 2022-9-30 15:31 2 132 oponi 2022-9-30 16:21
bin数据在FPGA内是怎么构成电路的? 2人参与 nocturne 2022-9-30 14:17 3 141 li205212021 2022-9-30 15:23
CPLD或FPGA扩展IO口与处理器自带IO的区别? 3人参与 T_Ching 2022-9-30 10:39 3 159 Jame33 2022-9-30 14:17
fpga 接收spi数据需要fifo吗? 2人参与 peerless2021 2022-9-30 11:08 2 214 duhe3hfu 2022-9-30 13:25
FPGA上电后IO的引脚默认状态深度分析 2人参与 attach_img STGing 2022-9-30 10:34 2 1137 niubility 2022-9-30 13:16
首次接触Xilinx的FPGA, 用ISE 10.1编程,综合通过了,但是translate一直报错 3人参与 fuu65iwi 2022-9-29 15:08 3 143 nocturne 2022-9-29 16:30
没有晶振CPLD的工作会出现什么故障? 2人参与 lili_qq 2022-9-29 15:49 2 155 Jame33 2022-9-29 16:29
怎样确定FPGA顶层文件? 4人参与 aid4her 2022-9-29 13:39 4 154 purpose_857 2022-9-29 15:09
基于FPGA利用VHDL编程的交通灯设计方案问题? 3人参与 STGing 2022-9-29 10:41 3 151 tick_tock 2022-9-29 14:59
cpld如何访问读写内部FLash 3人参与 fanA 2022-9-29 13:15 3 255 lahhse 2022-9-29 14:43
FPGA 按键问题 5人参与 attach_img dragongfly 2022-9-29 10:12 4 200 Maskman 2022-9-29 14:28
如何解决EP4CE6E22C8N FPGA的JTAG接口无法下载程序的问题 2人参与 attach_img uperrua 2020-3-4 10:06 2 852 greener 2022-9-29 13:09
分享一份EP4CE6E22C8的核心板原理图 1人参与 attachment 倩倩 2020-2-17 11:10 1 289 greener 2022-9-29 13:04
FPGA中,编程和逻辑电路都要做吗? 4人参与 dream123 2022-9-28 15:37 4 187 replace 2022-9-28 18:12
FPGA/CPLD设计无复位输入,内部寄存器初值是怎样的 2人参与 BGo 2022-9-28 15:42 2 135 lahhse 2022-9-28 16:57
FPGA下载时遇到的一个错误ERROR: Illegal assignment: IP_GENERATED_DEVICE_FAMILY... 2人参与 purpose_857 2022-9-28 13:53 2 453 we_happiness 2022-9-28 15:01
基于FPGA/CPLD的SD读写 3人参与 T_Ching 2022-9-28 11:04 3 142 Jame33 2022-9-28 14:49
modelsim仿真只有输入没有输出波形 4人参与 STGing 2022-9-28 10:54 4 196 RGB_lamp 2022-9-28 14:20
FPGA工程师不得不知的FPGA设计经验 2人参与 dragongfly 2022-9-28 10:15 2 151 big_gun 2022-9-28 13:42
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-21 01:31 , Processed in 0.078125 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块