FPGA|CPLD论坛今日: 0|主题: 11270|排名: 38

推荐主题

1 ... 43 44 45 464748 49 50 51 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


可提高运算性能的Altera FPGA硬核浮点DSP模块解决方案 2人参与	pulbieup 2020-3-5 09:37	2 327	雷北城 2022-9-15 15:48
FPGA Verilog 串口无限多字节收发+流水灯程序+ModelSim仿真 2人参与	thinkfunny 2020-3-4 11:23	2 456	雷北城 2022-9-15 15:46
可编程逻辑器件及EDA技术（东北大学出版杜） 3人参与	A-Lin 2019-6-17 10:44	3 397	雷北城 2022-9-15 15:45
microcontroller就是单片机吗？和PLC有啥区别? 3人参与	T_Ching 2022-9-15 11:08	3 127	choose521 2022-9-15 15:23
基于FPGA/CPLD器件设计与实现UART 2人参与	dragongfly 2022-9-15 10:11	2 154	RGB_lamp 2022-9-15 15:03
FPGA倍频问题 3人参与	qian211111 2022-9-15 13:36	3 190	whatever_ 2022-9-15 14:56
用FPGA的锁相环PLL 给外围芯片提供时钟 3人参与	Get_W 2022-9-15 11:22	3 175	elephant_ 2022-9-15 13:26
CPLD技术及其应用 3人参与	Diabloa 2019-1-13 09:30	3 511	291346678 2022-9-14 21:00
关于FPGA的pll的一些问题 4人参与	R_myself 2022-9-14 15:05	4 171	someone 2022-9-14 18:23
FPGA芯片！cyclone iii 型号EP3C16F484C6N最后的N指的是什么？ 2人参与	lili_qq 2022-9-14 16:01	2 138	choose521 2022-9-14 16:51
多通道自相关信号检测算法及其FPGA实现 2人参与	Taio 2019-10-16 15:09	2 313	雷北城 2022-9-14 15:54
基于FPGA和DSP组合的无线基站 3人参与	Demyar 2019-1-2 09:00	3 277	雷北城 2022-9-14 15:53
基于FPGA的数字脉冲压缩系统设计与实现 3人参与	Colbie 2019-9-19 09:22	3 265	雷北城 2022-9-14 15:52
如何把单片机/CPLD/FPGA的1个数字IO口变成DAC输出？ 3人参与	fanA 2022-9-14 13:26	3 130	mqerew 2022-9-14 15:10
FPGA Cyclone II的PLL1电源和地没接会影响PLL2的使用吗 3人参与	fuu65iwi 2022-9-14 13:45	3 118	unfaithful2021 2022-9-14 15:03
Xilinx FPGA编程技巧：常用时序约束详解 2人参与	STGing 2022-9-14 10:35	2 168	Maskman 2022-9-14 14:01
Altera Quartus工具使用指南 3人参与	dragongfly 2022-9-14 10:01	2 159	tick_tock 2022-9-14 11:17
我用ispvm system给cpld lc4064下程序，但每次一开始点Scan就报错“Failed to scan... 2人参与	BGo 2022-9-13 15:36	2 204	Blah 2022-9-13 17:03
基于多DSP和FPGA的实时双模视频跟踪装置设计 2人参与	Ferrya 2019-12-15 18:45	2 245	雷北城 2022-9-13 16:07
基于FPGA的数字式心率计 2人参与	Allevi 2019-12-17 20:09	2 312	雷北城 2022-9-13 16:05
基于FPGA的数字视频转换接口的设计与实现 2人参与	STGing 2022-9-13 11:19	2 173	RGB_lamp 2022-9-13 15:10
请教GD32F103CBT6 SPI的CS提前拉高的问题 3人参与	whatever_ 2022-9-13 13:59	3 194	peerless2021 2022-9-13 15:06
FPGA或CPLD能够同时执行多个指令么？ 3人参与	T_Ching 2022-9-13 11:29	3 148	twel2e 2022-9-13 14:30
Verilog HDL经典教程：Verilog 2人参与	dragongfly 2022-9-13 10:27	2 139	架海梁心 2022-9-13 14:25
FPGA芯片中边界扫描电路的设计实现 3人参与	Allevi 2019-9-30 09:19	3 286	瞪郜望源_21 2022-9-13 13:43