找回密码
 注册
关于网站域名变更的通知
查看: 446|回复: 2
打印 上一主题 下一主题

FPGA Verilog 串口无限多字节收发+流水灯程序+ModelSim仿真

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-3-4 11:23 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

: _# q3 J1 e  g2 Z  A工作环境. @- j6 L) a9 B. G. D9 n
1,软件环境:Windows 7、Quartus II、ModelSim SE、串口调试助手: f8 o% ?( n, U5 `  H* A; h2 n
2,硬件环境:开发板:EP2C5T144C8N核心板、USB Blaster下载器+ w  `$ N3 J! W  @' G

: l3 O2 c% O, {, T' ?  k$ ?发现网上的FPGA学习资料多如牛毛,质量参差不齐,最近正好比较闲,于是花了三天时间,写了一个很好的FPGA例程,集成了串口无限字节收发模块、流水灯模块、ModelSim SE仿真脚本等功能模块,非常适合初学者下载作为第一个HelloWorld程序学习。下面来简单的介绍一下这个项目,在文章的最后我会放出下载链接,希望能够抛砖引玉,帮助更多的FPGA爱好者进去FPGA神奇的天地。; i+ O" R' ]. u7 T+ n, T
+ u' c: A2 a5 t: W
1)开发板
$ q$ r' f. L, B, h3 w
6 Q" F* n- K( _2 \ , U" Y3 _1 v+ Z' S2 E! p' a

4 q1 W/ ?; d4 w7 [5 y3 p( M" N; J# k( h- W( u6 g1 X
2)串口收发
  ?8 C, I4 M' J  {  S# ~1 Z, e* L) L/ P6 D1 I" E, W, Q# }7 I
①选择串口号,②设置波特率9600,③校验位选择偶校验即可,发送区随便输入任意长度数据,点击发送即可。& U: z+ `/ Z# f
5 [; I( f( f! R) c$ Y# q
, a# M; |: x' }: X; P
$ j+ u. s# H3 A3 P$ b+ J
可以看出,效果相当不错,收到什么发送什么,误码率为0。下图为硬件效果(串口有数据的时候LED闪烁):' Y7 H- ~2 `' X' Z

7 X2 }2 ]* s' D3 w' I5 A6 N5 Q
) |2 o, e  G2 @# c$ U3 A6 C; W8 A" H: Z
3)流水灯效果# }0 T: T# D$ \) s
$ b& R8 H8 v; P
8 J; I4 V7 u* d: w  D  C: P+ L

: s% B+ [) V( ~/ Z2 Z/ Z1 Z* E. G4)ModelSim仿真界面
7 ~* z4 M) E; r. |2 Y, c* E( p+ N( A& A+ n1 P

& w3 N+ }, m: e* w2 }5 |9 L0 k
$ j$ M* [+ A! g$ p) k) E $ R- J; P2 Q5 {9 Q

+ f" f: A" o' R* e1 @" r8 ^* e& w
5)工程文件以及引脚说明如下:
6 |/ d  v2 j" B* @. E+ V9 o
5 e' _0 O9 p( ~
  • /*
  • * 功能描述:串口接收/发送程序(收到什么发什么)
  • * 开发板:EP2C5T144C8N核心板
  • * System pins:
  • * RST PIN_144
  • * CLK PIN_17 时钟输入(外部50MHz晶振)
  • * LED1 PIN_3 (低电平点亮)
  • * LED2 PIN_7 (低电平点亮)
  • * LED3 PIN_9 (低电平点亮)
  • *
  • * User pins:
  • * Txd PIN_43
  • * Notes:
  • * 波特率 9600
  • * 校验位 奇/偶校验
  • *
  • * by Pang 2018.11
  • */
  • 工程文件列表:
  • │  CleanProject.bat
  • │  uart_top.done
  • │  uart_top.qsf
  • │  uart_top.qws
  • │  uart_top_nativelink_simulation.rpt
  • │  uart_tx.flow.rpt
  • │  uart_tx.map.rpt
  • │  uart_tx.map.summary
  • │  uart_tx.qpf
  • │  uart_tx.qsf
  • │  uart_tx.qws
  • ├─db
  • │      logic_util_heursitic.dat
  • │      prev_cmp_uart_tx.qmsg
  • │      uart_top.db_info
  • │      uart_top.ipinfo
  • │      uart_top.sld_design_entry.sci
  • │      uart_top.tmw_info
  • ├─output_files
  • ├─simulation
  • │  └─modelsim
  • │          uart_top.vt
  • └─src
  •        uart_bps.v
  •        uart_rx.v
  •        uart_rx_bps.v
  •        uart_rx_state.v
  •        uart_state.v
  •        uart_top.v
  •        uart_tx.v
  •        uart_work.v
  •        water_led.v/ S* t8 y# d, G8 ~! e; T
      T1 T' Y. a) n# \# _" B5 S% ~- @" N
7 ~; ^# d' z4 D* S/ j5 U9 R

该用户从未签到

2#
发表于 2020-3-4 17:32 | 只看该作者
FPGA Verilog 串口无限多字节收发+流水灯程序+ModelSim仿真

该用户从未签到

3#
发表于 2022-9-15 15:46 | 只看该作者
FPGA Verilog 串口无限多字节收发+流水灯程序+ModelSim仿真
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-6 03:27 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表