找回密码
 注册
关于网站域名变更的通知
查看: 456|回复: 2
打印 上一主题 下一主题

FPGA Verilog 串口无限多字节收发+流水灯程序+ModelSim仿真

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-3-4 11:23 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

9 f& X9 [2 L: m% \工作环境
4 {0 _! L+ @% z1,软件环境:Windows 7、Quartus II、ModelSim SE、串口调试助手
* J3 h$ a2 h( f( ~0 g/ T2,硬件环境:开发板:EP2C5T144C8N核心板、USB Blaster下载器
1 Z, D, W4 a, |; `
* K7 L. W) U/ t; M+ R' k发现网上的FPGA学习资料多如牛毛,质量参差不齐,最近正好比较闲,于是花了三天时间,写了一个很好的FPGA例程,集成了串口无限字节收发模块、流水灯模块、ModelSim SE仿真脚本等功能模块,非常适合初学者下载作为第一个HelloWorld程序学习。下面来简单的介绍一下这个项目,在文章的最后我会放出下载链接,希望能够抛砖引玉,帮助更多的FPGA爱好者进去FPGA神奇的天地。
) M0 y7 I5 t5 U# B8 R* Q, P  _: M+ r5 P" C- F1 N- T2 z: l
1)开发板
3 J/ L3 m+ N" U  v
; F) q1 L3 y5 S ; r  f$ W9 j6 `6 E8 \" t

) {6 e; ?' i$ S  {6 S. V. Q( s5 e" u% B, H, ?5 y
2)串口收发
) C3 }( \. v/ h: o+ C9 F* I4 S9 s+ {$ c& _, {2 p8 Y
①选择串口号,②设置波特率9600,③校验位选择偶校验即可,发送区随便输入任意长度数据,点击发送即可。% U8 ?: X3 H) r1 _1 t. C

! N# Q. w5 e. i( `2 e5 S7 j
+ J% d5 {, D  ^! T4 e. H( a# K/ |) v3 h$ H
可以看出,效果相当不错,收到什么发送什么,误码率为0。下图为硬件效果(串口有数据的时候LED闪烁):
5 a* i% z2 p+ J* M, R, i0 i/ j' m" @* S; p5 B1 T, }

9 P7 E$ u2 k/ ?% _& a4 h" B& X9 v2 ]6 Q1 I1 |
3)流水灯效果
1 ]1 \+ R# Q9 ]; D
+ J- V: |9 X6 W* m* s
$ J7 ?7 I$ M6 C2 X; |& w* S. o4 h0 q9 r3 T: z! ]
4)ModelSim仿真界面# S* f# N3 {& @: ?5 n, b

: |5 c8 K, ?* D3 i, b) w 7 D& j" `+ j3 N3 f% e+ J9 K5 `
6 G- M, y; X+ I- D$ W, M# _+ Y  a

( u% ~7 w% v9 h' g0 A2 G% Q5 c3 L2 t5 X, c1 A  b# d+ I
$ ^/ U4 R& O* M
5)工程文件以及引脚说明如下:" P! ]/ D* F. M4 i! L
- f4 C5 J4 e& z& [% E4 e
  • /*
  • * 功能描述:串口接收/发送程序(收到什么发什么)
  • * 开发板:EP2C5T144C8N核心板
  • * System pins:
  • * RST PIN_144
  • * CLK PIN_17 时钟输入(外部50MHz晶振)
  • * LED1 PIN_3 (低电平点亮)
  • * LED2 PIN_7 (低电平点亮)
  • * LED3 PIN_9 (低电平点亮)
  • *
  • * User pins:
  • * Txd PIN_43
  • * Notes:
  • * 波特率 9600
  • * 校验位 奇/偶校验
  • *
  • * by Pang 2018.11
  • */
  • 工程文件列表:
  • │  CleanProject.bat
  • │  uart_top.done
  • │  uart_top.qsf
  • │  uart_top.qws
  • │  uart_top_nativelink_simulation.rpt
  • │  uart_tx.flow.rpt
  • │  uart_tx.map.rpt
  • │  uart_tx.map.summary
  • │  uart_tx.qpf
  • │  uart_tx.qsf
  • │  uart_tx.qws
  • ├─db
  • │      logic_util_heursitic.dat
  • │      prev_cmp_uart_tx.qmsg
  • │      uart_top.db_info
  • │      uart_top.ipinfo
  • │      uart_top.sld_design_entry.sci
  • │      uart_top.tmw_info
  • ├─output_files
  • ├─simulation
  • │  └─modelsim
  • │          uart_top.vt
  • └─src
  •        uart_bps.v
  •        uart_rx.v
  •        uart_rx_bps.v
  •        uart_rx_state.v
  •        uart_state.v
  •        uart_top.v
  •        uart_tx.v
  •        uart_work.v
  •        water_led.v
    * d5 L4 W0 k8 s( J
    , T& h! d" p: ~3 m% x% i. z& g5 E0 `

8 m& D# g/ L- ?, c

该用户从未签到

2#
发表于 2020-3-4 17:32 | 只看该作者
FPGA Verilog 串口无限多字节收发+流水灯程序+ModelSim仿真

该用户从未签到

3#
发表于 2022-9-15 15:46 | 只看该作者
FPGA Verilog 串口无限多字节收发+流水灯程序+ModelSim仿真
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-31 23:41 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表