Cadence Allegro论坛今日: 51 |主题: 29501|排名: 4

版主: superlish, flyingc381, huxiao119, 紫菁, peter1121, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨

子版块

<font color=blue>Cadence Allegro教程资料区</font>

Cadence Allegro教程资料区 (45)

本版用于Allegro讨论区的资料上传，讨论区仅供讨论问题，请大家不要在讨论区里上传资料。

3054 / 10万

layout2allegro工具 2020-10-29 20:42 cn_x

推荐主题

12 3 4 5 6 7 8 9 10 ... 1181 / 1181 页下一页

返回

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶

隐藏置顶帖 [连载]一个PCB设计基层从业者的自白 256人参与 ...2 3 4 5 6..18	zhoujiahui 2020-7-29 16:06	271 12359	yanghao5131421 2020-10-29 15:17
隐藏置顶帖本站APP下载！ 145人参与 ...2 3 4 5 6..10	admin 2019-5-14 14:56	149 32791	swmm112311 2020-10-19 18:10
隐藏置顶帖《Allegro 17.2实战应用大讲堂》视频课程目录更新完毕 1025人参与 ...2 3 4 5 6..72	dzkcool 2020-1-11 18:00	1077 14949	shadoweed 2020-10-29 20:43
隐藏置顶帖史上最全最新Cadence Allegro各版本安装程序及补丁包 2020-10-9 2152人参与 ...2 3 4 5 6..158	dzkcool 2020-1-9 10:25	2374 25754	shadoweed 2020-10-29 20:35
隐藏置顶帖 [原创SKILL]Allegro 17.2版本PCB降级到16.6版本，更新V1.2版本 906人参与 ...2 3 4 5 6..19	deargds 2020-5-28 08:38	273 4929	rikin8498 2020-10-29 15:21
版块主题
Route Keepout区域内原文件无铜，Gerber有铜是怎么回事 7人参与 New	ASDSAD3652200 2020-10-28 11:50	10 141	wintonlee 2020-10-29 21:41
为什么我的17.2 设置不了XNET ? 5人参与	mjchen 2018-5-22 17:05	9 963	ice-river 2020-10-29 20:17
[求助]导出的3d模型怎么加颜色属性 5人参与 New	wsk0523 2020-10-27 08:57	12 126	pyramid sole 2020-10-29 19:50
LP-Wizard-10.5制作封装时选择allegro版本 11人参与	jccj_wan 2019-3-19 15:37	13 1413	binhapy 2020-10-29 19:31
DDR4关键技术、PCB设计、仿真分析和问题处理 211人参与 ...2 3 4 5 6..15	caidayong723 2020-9-4 09:42	221 1672	norris 2020-10-29 17:49
PCB 板材DS请教 3人参与 New	Markdu 2020-10-28 10:45	4 76	wang380784480 2020-10-29 17:22
高速PCB设计中布线的基本要求 64人参与 ...2 3 4 5	Pang8343569 2017-9-14 16:08	67 1380	Suuuuuy 2020-10-29 17:08
求大神帮忙将allegro17.4文件如何转成PADS9.5 1人参与 New	feilove 2020-10-29 16:43	1 43	這侽孓譙悴丶 2020-10-29 17:01
方形通孔焊盘flash 1人参与 New	fengzhiyingjhl 2020-10-29 15:35	1 42	這侽孓譙悴丶 2020-10-29 17:00
如何将Allegro17.4切换为暗黑界面 393人参与 ...2 3 4 5 6..28	dzkcool 2020-2-10 15:53	417 9089	huangyao1220 2020-10-29 15:44
allegro拼版位号处理 143人参与 ...2 3 4 5 6..11	ms642799785 2017-8-8 09:55	156 5758	jiangjie17 2020-10-29 15:24
PCIE 5.0布线方法 219人参与 ...2 3 4 5 6..16	caidayong723 2020-9-4 09:33	229 1972	yanjiawei123 2020-10-29 14:57
17.2版本allegro中pad editor 打开没有2D视图怎么回事 1人参与 New	faker77 2020-10-28 20:33	1 25	youOK 2020-10-29 13:14
Cadence17.2 下不同板子的script脚本不能通用原因及解决方案 3人参与	simon428 2020-2-28 10:14	5 388	simon428 2020-10-29 11:26
allegro PCB 规则设置问题 9人参与	diaocy 2020-10-19 09:43	9 230	diaocy 2020-10-29 10:10
Polar SI9000E v6阻抗计算工具 67人参与 ...2 3 4 5 6	15592109565 2016-8-1 16:12	84 6961	meteor_hu 2020-10-29 08:11
导出丝印和保存的不一致 3人参与 New	严寒抗 2020-10-27 21:57	2 107	严寒抗 2020-10-28 23:12
寻找Cadence 17.4 crack 13人参与 ...2	zhishusong 2020-9-18 18:41	17 428	tianxia126000 2020-10-28 22:06
cadence16.6中shape degassing在哪里？ 3人参与 New	严寒抗 2020-10-27 20:41	2 70	严寒抗 2020-10-28 21:54
DDR3布线，Flyby拓扑，地址线必须从低位再到高位吗？ 2人参与 New	oostilloo 2020-10-28 16:47	2 86	pallayout 2020-10-28 21:36
Allegro16.6培训教程（中文版） 24人参与 ...2	hshy 2020-10-9 10:23	23 444	308451255 2020-10-28 19:46
allegro的原点大小状态在哪里可以调吗、 4人参与 New	sunny哥 2020-10-26 15:33	4 185	sunny哥 2020-10-28 18:01