找回密码
 注册
关于网站域名变更的通知
查看: 180|回复: 4
打印 上一主题 下一主题

CPLD的模拟脉冲高度电路如何设计?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-10-8 11:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 fanA 于 2022-10-8 13:29 编辑
, |& Z# ]# G! N! V$ J- _6 F9 Z
- k9 a0 @5 D; m9 e4 ]* qcpld的模拟脉冲高度电路如何设计?
8 j! n+ ]* [; M; n7 V

该用户从未签到

2#
发表于 2022-10-8 13:11 | 只看该作者
取一个你预将模拟的脉冲, 在时间轴上以ns为单位分若干份(譬如100ns), 幅度轴分(譬如)2048份, 于是构成了100个11bit的数组. 这个数组显然是很容易压缩的, 因为每个数据只有1位是1,其它位都是0.
8 Z6 j' a: Y. N6 W6 B

该用户从未签到

3#
发表于 2022-10-8 13:57 | 只看该作者
是脉冲的电压幅度,还是电流幅度?
( [% Q( G, N+ ]/ ?是按照规定产生一个脉冲,还是产生正弦波?还是高次谐波?- k$ h3 @$ R/ m0 }) B  v: i& F! n

该用户从未签到

4#
发表于 2022-10-8 14:16 | 只看该作者
按顺序和特定速度(1ns 1个)释放数组到外部的DAC数模转换2 z* `& V: G# t/ g+ y% a

该用户从未签到

5#
发表于 2022-10-8 15:39 | 只看该作者
用DA可以实现,因为CPLD的IO口只能输出3.3V电压
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-31 19:46 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表