CPLD的模拟脉冲高度电路如何设计？

fanA · 发表于 2022-10-8 11:11

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 fanA 于 2022-10-8 13:29 编辑

cpld的模拟脉冲高度电路如何设计？

oewqe · 发表于 2022-10-8 13:11

取一个你预将模拟的脉冲, 在时间轴上以ns为单位分若干份(譬如100ns), 幅度轴分(譬如)2048份, 于是构成了100个11bit的数组. 这个数组显然是很容易压缩的, 因为每个数据只有1位是1,其它位都是0.

choose521 · 发表于 2022-10-8 13:57

是脉冲的电压幅度，还是电流幅度？
是按照规定产生一个脉冲，还是产生正弦波？还是高次谐波？

Memory00 · 发表于 2022-10-8 14:16

按顺序和特定速度(1ns 1个)释放数组到外部的DAC数模转换

Storm_change · 发表于 2022-10-8 15:39

用DA可以实现，因为CPLD的IO口只能输出3.3V电压

帐号		自动登录	找回密码
密码			注册

推荐内容 /1