FPGA|CPLD论坛今日: 0|主题: 11270|排名: 38

推荐主题

1 ... 35 36 37 383940 41 42 43 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


xilinx的FPGA中可以不用DCM产生时钟吗 2人参与	replace 2022-10-25 13:38	2 235	purpose_857 2022-10-25 15:10
ALTERA 是建议直接使用，编译 HDL 源代码，还是使用第三方？ 2人参与	STGing 2022-10-25 10:49	2 182	Maskman 2022-10-25 15:02
JTAG和EPC2，一个通道工作时, 另一个通道的存在，是否会影响到配置过程的正常进行呢？ 2人参与	dragongfly 2022-10-25 10:20	2 186	Dollche 2022-10-25 14:50
cpld或fpga的晶振一定要接入全局时钟引脚吗? 3人参与	whatever_ 2022-10-25 11:17	3 225	dream123 2022-10-25 13:29
fpga程序烧写未识别芯片能烧写进程序吗? 2人参与	Nain 2022-10-24 16:01	2 155	hfiwioq 2022-10-24 17:09
verilog实现I2C透传时，SDA引脚的输入、输出切换逻辑应该怎么处理？ 2人参与	lili_qq 2022-10-24 15:22	2 207	lahhse 2022-10-24 16:11
设计中 Vccio=3. 3V，如何计算 PDCOUT? 2人参与	dragongfly 2022-10-24 10:31	2 197	Dollche 2022-10-24 14:05
当Vccio=3.3V时，对输出脚, 它是否也兼容TTL和CMOS电平？ 2人参与	STGing 2022-10-24 11:00	2 198	big_gun 2022-10-24 14:00
当接收的数据没有标志位的时候，如何让计数器和数对齐？ 3人参与	fanA 2022-10-24 11:01	3 207	lahhse 2022-10-24 13:46
这条语句到底什么意思？怎么理解？ 2人参与	dream123 2022-10-24 11:13	2 193	someone 2022-10-24 13:20
FPGA ------- CIC IP核的CIC滤波器设计 2人参与	pulbieup 2019-7-3 16:16	2 546	雷北城 2022-10-23 17:57
循环冗余校验CRC编码器设计及FPGA实现 3人参与	Taio 2019-2-27 10:06	3 290	雷北城 2022-10-23 17:55
基于SCA规范下FPGA的硬件抽象层设计 2人参与	A-Lin 2019-8-2 09:32	2 275	雷北城 2022-10-22 17:38
宽带扫频式干扰的仿真与FPGA实现 2人参与	Colbie 2019-8-1 09:43	2 281	雷北城 2022-10-22 17:37
SOC软硬件协同方法及其在FPGA芯片测试中的应用研究 2人参与	Allevi 2019-8-1 09:38	2 364	雷北城 2022-10-22 17:37
CPLD引脚布局，引脚可以随意定义吗？ 2人参与	Roof0102 2022-10-21 16:46	2 404	lahhse 2022-10-21 17:53
单片机和cpld晶振不同可以通信吗？ 3人参与	T_Ching 2022-10-21 14:18	3 197	Jame33 2022-10-21 15:49
关于CYclone的FPGA的AS模式配置问题 4人参与	hfiwioq 2022-10-21 13:53	4 191	Nain 2022-10-21 15:38
ACEX1K 的 I/O 脚驱动能力的IOH、IOL 分别是多少？ 2人参与	STGing 2022-10-21 10:39	2 159	tick_tock 2022-10-21 14:37
双向口的仿真, 如果双向口用作输入口, 输出口该怎么设置？ 2人参与	dragongfly 2022-10-21 09:42	2 194	big_gun 2022-10-21 14:32
Ad8488笔记 1人参与	明德扬FPGA科教 2022-10-21 10:06	1 168	nocturne 2022-10-21 13:55
Fpga与网口芯片dp83848通讯,MCU需要对DP83848配置哪些内容 2人参与	li205212021 2022-10-21 13:09	2 163	purpose_857 2022-10-21 13:51
DSP用CPLD扩展I/O，怎么定义IO空间的地址？ 2人参与	chanfu 2022-10-20 15:46	2 265	oponi 2022-10-20 16:53
是不是fpga芯片坏了？ 3人参与	whatever_ 2022-10-20 13:43	3 185	R_myself 2022-10-20 15:12
在 foundation 3.1 环境里怎么找不到启动 testbench.vhd 的程式？ 4人参与	STGing 2022-10-20 10:50	4 182	Maskman 2022-10-20 15:00