FPGA时序问题——同步接口和输出寄存器布局位置约束

dragongfly

FPGA时序问题——同步接口和输出寄存器布局位置约束

% |$ y8 Q; X5 h3 |9 f

: i& ^# ]" ?/ I7 I+ l, W: O

big_gun

数据接口的同步是FPGA/CPLD设计的一个常见问题。
/ m1 o7 m4 c8 h' Q6 p! {1 Z$ l# M是重点和难点，很多设计不稳定都是因为数据接口的同步有问题。要多小心！！！

jack_are

数据接口同步需要添加约束
" X9 u9 D1 [7 D  X+ y# f最好添加适当的约束，特别是对于高速设计，一定要对周期、建立、保持时间等添加相应的约束。