FPGA时序问题——同步接口和输出寄存器布局位置约束

dragongfly

FPGA时序问题——同步接口和输出寄存器布局位置约束



$ z* ], N, |$ u( n- a- E* q
; |" K# ^  V3 `- q+ R3 x& L

big_gun

数据接口的同步是FPGA/CPLD设计的一个常见问题。
2 v/ Z. [6 G  D是重点和难点，很多设计不稳定都是因为数据接口的同步有问题。要多小心！！！

jack_are

数据接口同步需要添加约束
最好添加适当的约束，特别是对于高速设计，一定要对周期、建立、保持时间等添加相应的约束。