找回密码
 注册
关于网站域名变更的通知
查看: 224|回复: 2
打印 上一主题 下一主题

FPGA时序问题——同步接口和输出寄存器布局位置约束

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-10-9 09:43 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA时序问题——同步接口和输出寄存器布局位置约束 , j; Y! b0 V7 g& D

% |$ y8 Q; X5 h3 |9 f 2 D" t5 b6 a$ n8 N. _1 k4 d! f( M

: i& ^# ]" ?/ I7 I+ l, W: O# |3 Y& Q8 j$ g) J0 J

FPGA时序问题——同步接口和输出寄存器布局位置约束 .zip

562.08 KB, 下载次数: 0, 下载积分: 威望 -5

该用户从未签到

2#
发表于 2022-10-9 10:54 | 只看该作者
数据接口的同步是FPGA/CPLD设计的一个常见问题。
/ m1 o7 m4 c8 h' Q6 p! {1 Z$ l# M是重点和难点,很多设计不稳定都是因为数据接口的同步有问题。要多小心!!!

该用户从未签到

3#
发表于 2022-10-9 13:14 | 只看该作者
数据接口同步需要添加约束
" X9 u9 D1 [7 D  X+ y# f最好添加适当的约束,特别是对于高速设计,一定要对周期、建立、保持时间等添加相应的约束。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-31 19:46 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表