Zynq中FPGA上电时序

dragongfly

因为ZYNQ 的PS 和PL 部分的电源有上电顺序的要求，在电路设计中，按照ZYQN 的电源要求设计，上电依次为1.0V -> 1.8V -> 1.5 V -> 3.3V -> VCCIO，下图为电源的电路设计：
9 l. X* B9 x& R. A6 e

5 O- F/ ]$ w& }* AZYNQ芯片的电源分PS系统部分和PL逻辑部分，两部分的电源分别是独立工作。PS系统部分的电源和PL逻辑部分的电源都有上电顺序，不正常的上电顺序可能会导致ARM系统和FPGA系统无法正常工作。
PS部分的电源有VCCPINT、VCCPAUX、VCCPLL和PS VCCO。
2 |3 j$ e% U0 g, l& M% iVCCPINT为PS内核供电引脚，接1.0V；
1 x* j- @- W0 R( eVCCPAUX为PS系统辅助供电引脚，接1.8V；
VCCPLL为PS的内部时钟PLL的电源供电引脚，也接1.8V；
+ k/ c+ }4 E1 ^- q) A: I, NPS VCCO为BANK的电压，包含VCCO_MIO0，VCCO_MIO1和VCCO_DDR，根据连接的外设不同，连接的电源电源也会不同，VCC_MIO0连接3.3V，VCCO_MIO1连接1.8V，VCCO_DDR连接1.5V。PS系统要求上电顺序分别为先VCCPINT供电，然后VCCPAUX和VCCPLL，最后为PS VCCO。断电的顺序则相反。
& ?% `$ r+ u! o( ]# b1 z9 W: C# M: D

电源	功能
+3.3V	ZYNQ VCCIO,以太网,串口,HDMI,RTC,FLASH,EEPROM以及SD card
+1.8V	ZYNQ辅助电压,ZYNQ PLL,ZYNQ Bank501 VCCIO,以太网,USB2.0
+1.0V	ZYNQ的核心电压
+1.5V	DDR3,ZYNQ Bank502
VREF,VTT	DDR3
VCCIO	ZYNQ Bank35

$ S) D% t6 {1 u; S6 w; T. J  TPL部分的电源有VCCINT, VCCBRAM, VCCAUX和 VCCO。
VCCPINT为FPGA内核供电引脚，接1.0V；
VCCBRAM为FPGA Block RAM的供电引脚；接1.0V；
+ N2 p( E6 B" r# G# ?VCCAUX为FPGA辅助供电引脚, 接1.8V；
/ M% J# u  Y4 [$ jVCCO为PL的各个BANK的电压，包含BANK13，BANK34，BANK35，BANK的电压连接3.3V。PL系统要求上电顺序分别为先VCCINT供电，再是VCCBRAM, 然后是VCCAUX，最后为VCCO。如果VCCINT和VCCBRAM的电压一样，可以同时上电。断电的顺序则相反。

big_gun

FPGA是由存放在片内的RAM来设置其工作状态的，所以工作时需要对片内RAM进行编程。
: U5 l! x! ]" P' j我们用户根据不同的配置模式，采用不同的编程方式。

RGB_lamp

PS(Processing System)处理系统：就是与FPGA无关的ARM的SOC的部分。
& |3 n9 `, {6 hPL(Progarmmable Logic)可编程逻辑：就是FPGA部分。之所以叫PL，是因为英文简写，便于理解区分，显得比较专业吧。

Terran

根据FPGA在配置电路中的角色，可以将配置方式分为三类：
* k* Y2 P7 s$ F- g( a) s1.FPGA主动串行(AS)方式。2. JTAG方式。3. FPGA被动(Passive)方式。