怎样确定FPGA顶层文件？

aid4her

FPGA编程问题：有多个.v文件与module，把他们加到一个工程里，怎样确定顶层文件？
或者说，整个工程从哪里开始执行？有没有类似c语言里面的main函数的东西？
/ L( N( p- A" \; S0 h. Z
: ?" t1 k8 r7 {% S. v* a! y
5 p5 O/ _% d1 Y& _9 ^0 `& P6 B
9 g$ k, O1 C/ _  O8 v

Storm_change

有多个.v就相当于C语言的函数

replace

看谁是顶层module呀，module们都是并行的，只是在语言上看着是顺序的，一般都是状态机，各个模块要等到状态到来时才开始执行。他没有什么入口。
, N# [7 M+ F$ @7 u4 F+ j1 G* E, B说直白点，就是你新建一个test.v，在这个test.v里调用你加进来的那些.v文件就可以了。

li205212021

做法有点类似，在工程新建一个原理图，然后把所有的module都例化了，然后在该原理图上连接，最后把原理图定义成top文件。

purpose_857

按照每个模块的连接关系，例化连接好合成一个top.v，对这个进行仿真或综合即可。