本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 没有晶振CPLD的工作会出现什么故障?
返回列表 发新帖
查看: 187|回复: 2
打印 上一主题 下一主题

没有晶振CPLD的工作会出现什么故障?

[复制链接]
lili_qq

该用户从未签到
跳转到指定楼层
1#
发表于 2022-9-29 15:49 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
没有晶振cpld的工作会出现什么故障?
& x/ |1 @2 G4 E+ S2 \

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
opipo

该用户从未签到
2#
发表于 2022-9-29 16:18 | 只看该作者
看你的设计是组合逻辑还是时序逻辑？是否使用了时钟？时钟来源是外部信号随路时钟还是需要本地时钟。现在的主流CPLD都带有片上晶振。可以例化使用。2 \  d% ^3 Z$ |3 R1 J: ^8 c

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

Jame33

该用户从未签到
3#
发表于 2022-9-29 16:29 | 只看该作者
基本上都会带有晶振的
/ {) ~- s9 r! Q

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-31 19:46 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表