找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 31 

推荐主题

FPGA上电时会自动清零吗? 3人参与 lrene 2022-11-18 10:51 4 251 qian211111 2022-11-18 13:38
仿真出错, 提示:没有找到此 PACKAGE, 为什么? 2人参与 STGing 2022-11-18 10:43 2 231 架海梁心 2022-11-18 13:14
通过FPGA提高工业应用灵活性的5种方法 3人参与 attachment A-Lin 2019-6-12 10:18 3 373 瞪郜望源_21 2022-11-18 12:23
FPGA ------- 数字系统设计方法的演变 2人参与 attach_img thinkfunny 2019-6-12 14:24 2 580 雷北城 2022-11-17 17:54
FPGA的调试-内嵌逻辑分析仪(SignalTap)(二)实例(2) 2人参与 attach_img pulbieup 2019-6-12 13:56 2 473 雷北城 2022-11-17 17:53
verilog FPGA初始化复位 2人参与 whatever_ 2022-11-17 14:06 3 195 purpose_857 2022-11-17 15:15
当一个输入信号不满足触发器的 Setup/Hold 时间时怎么办? 2人参与 STGing 2022-11-17 10:46 2 198 风吹过后 2022-11-17 13:37
Verilog代码中未对一个输出量进行初始化时是不是把他默认为0 3人参与 新人帖 A_Wait 2022-11-17 11:06 3 194 replace 2022-11-17 13:35
使用 AHDL 语言编写的程序有疑问! 2人参与 dragongfly 2022-11-17 09:56 2 210 zhi_hui_zhou 2022-11-17 13:15
基于FPGA的乐曲发生器设计 3人参与 attachment A-Lin 2019-7-18 09:31 3 333 瞪郜望源_21 2022-11-17 11:52
自适应信号处理算法研究及FPGA实现 3人参与 attachment A-Lin 2019-7-17 09:00 3 338 瞪郜望源_21 2022-11-17 11:51
基于AC620的触控信号发生器-------设计实例 2人参与 attachment mytomorrow 2019-7-17 15:38 2 393 雷北城 2022-11-16 17:55
verilog中,为什么描述时序逻辑要采用边沿触发方式? 4人参与 duhe3hfu 2022-11-16 13:58 4 208 fuu65iwi 2022-11-16 15:20
输入信号的上拉问题,失败了 2人参与 STGing 2022-11-16 10:48 2 211 架海梁心 2022-11-16 13:38
FPGA 如果没有外部复位,如何产生复位信号,用来复位状态机,或者复位寄存器初值 3人参与 I_believe 2022-11-16 11:23 3 260 R_myself 2022-11-16 13:26
想在内部上拉输入信号, 所使用的设备是 FLEX6016. 怎么做? 2人参与 dragongfly 2022-11-16 10:13 2 199 风吹过后 2022-11-16 13:14
采用FPGA的可编程电压源系统原理及设计方案 5人参与 attachment A-Lin 2019-8-22 09:29 5 419 瞪郜望源_21 2022-11-16 12:00
基于FPGA的嵌入式系统USB接口设计 5人参与 attachment Ferrya 2019-9-16 14:01 5 373 瞪郜望源_21 2022-11-16 12:00
基于以太网的CMOS传感器图像监测系统  4人参与 attachment Ferrya 2019-1-3 10:56 4 456 gwj221 2022-11-15 19:29
基于FPGA的高速A/D转换芯片ADC08D1000应用 2人参与 attachment Taio 2019-7-5 09:33 2 314 雷北城 2022-11-15 18:02
FPGA ------- 学习(三)FPGA的固化方法 2人参与 attach_img mytomorrow 2019-7-4 15:02 2 403 雷北城 2022-11-15 18:01
FPGA/CPLD设计无复位输入,内部寄存器初值是怎样的 2人参与 whatever_ 2022-11-15 16:07 2 185 TEL15286598 2022-11-15 17:14
verilog中如何实现上电复位给寄存器赋初值? 2人参与 fuu65iwi 2022-11-15 14:25 2 313 dream123 2022-11-15 15:21
 基于SOCFPGA的无线图传系统 3人参与 Taio 2019-4-9 09:53 3 488 521li 2022-11-15 13:37
SRFF = SR flipflop SRFF 和 SR latch 有何区别? 2人参与 STGing 2022-11-15 10:37 2 309 jack_are 2022-11-15 13:29
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-20 03:18 , Processed in 0.078125 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块