找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11270|排名: 20 

推荐主题

在verilog里always和 initial的区别是什么? 3人参与 I_believe 2022-11-22 13:50 4 246 R_myself 2022-11-22 15:29
CPLD 使用 EPF10K20TI144-4,无法实现任何功能 4人参与 STGing 2022-11-22 10:18 4 215 风吹过后 2022-11-22 13:53
怎么样在fpga ——verilog语言 并发过程中对一个变量两次赋值 4人参与 A_Wait 2022-11-22 11:03 4 187 replace 2022-11-22 13:31
IP CAPTION 就是核发生器, 它运行在核发生器目录下吗? 2人参与 dragongfly 2022-11-22 09:42 2 219 zhi_hui_zhou 2022-11-22 13:27
基于FPGA技术的多路数字量采集模块  2人参与 Zedd 2019-5-30 13:59 2 557 雷北城 2022-11-21 17:56
Verilog在定义reg变量时可以初始化赋值么,比如reg a<=1'b0 2人参与 purpose_857 2022-11-21 13:54 3 208 whatever_ 2022-11-21 15:30
由 FPGA 产生 16 个 27M 的时钟输出, 这样做驱动会不会有问题? 3人参与 STGing 2022-11-21 10:32 3 232 风吹过后 2022-11-21 13:39
动态自适应低密度奇偶校验码译码器的FPGA实现 2人参与 attachment Taio 2019-6-23 19:00 2 360 雷北城 2022-11-18 18:07
基于FPGA的彩色图转灰度图算法之仿真结果 2人参与 attach_img uperrua 2019-6-22 09:00 2 442 雷北城 2022-11-18 18:05
fpga控制芯片工作,verilog编写代码。请问芯片的初始化用什么方式实现? 3人参与 whatever_ 2022-11-18 13:58 3 251 Nain 2022-11-18 15:23
Xilinx foundation 软件平台的书籍 2人参与 dragongfly 2022-11-18 10:23 2 335 tick_tock 2022-11-18 13:40
FPGA上电时会自动清零吗? 3人参与 lrene 2022-11-18 10:51 4 296 qian211111 2022-11-18 13:38
仿真出错, 提示:没有找到此 PACKAGE, 为什么? 2人参与 STGing 2022-11-18 10:43 2 264 架海梁心 2022-11-18 13:14
通过FPGA提高工业应用灵活性的5种方法 3人参与 attachment A-Lin 2019-6-12 10:18 3 384 瞪郜望源_21 2022-11-18 12:23
FPGA ------- 数字系统设计方法的演变 2人参与 attach_img thinkfunny 2019-6-12 14:24 2 593 雷北城 2022-11-17 17:54
FPGA的调试-内嵌逻辑分析仪(SignalTap)(二)实例(2) 2人参与 attach_img pulbieup 2019-6-12 13:56 2 486 雷北城 2022-11-17 17:53
verilog FPGA初始化复位 2人参与 whatever_ 2022-11-17 14:06 3 229 purpose_857 2022-11-17 15:15
当一个输入信号不满足触发器的 Setup/Hold 时间时怎么办? 2人参与 STGing 2022-11-17 10:46 2 241 风吹过后 2022-11-17 13:37
Verilog代码中未对一个输出量进行初始化时是不是把他默认为0 3人参与 新人帖 A_Wait 2022-11-17 11:06 3 216 replace 2022-11-17 13:35
使用 AHDL 语言编写的程序有疑问! 2人参与 dragongfly 2022-11-17 09:56 2 220 zhi_hui_zhou 2022-11-17 13:15
基于FPGA的乐曲发生器设计 3人参与 attachment A-Lin 2019-7-18 09:31 3 345 瞪郜望源_21 2022-11-17 11:52
自适应信号处理算法研究及FPGA实现 3人参与 attachment A-Lin 2019-7-17 09:00 3 348 瞪郜望源_21 2022-11-17 11:51
基于AC620的触控信号发生器-------设计实例 2人参与 attachment mytomorrow 2019-7-17 15:38 2 416 雷北城 2022-11-16 17:55
verilog中,为什么描述时序逻辑要采用边沿触发方式? 4人参与 duhe3hfu 2022-11-16 13:58 4 241 fuu65iwi 2022-11-16 15:20
输入信号的上拉问题,失败了 2人参与 STGing 2022-11-16 10:48 2 233 架海梁心 2022-11-16 13:38
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-30 04:44 , Processed in 0.109375 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块