|
216| 3
|
Verilog代码中未对一个输出量进行初始化时是不是把他默认为0 |
| ||
| ||
| ||
| ||
/1
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-10-31 04:26 , Processed in 0.140625 second(s), 23 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050