206| 3
|
Verilog在定义reg变量时可以初始化赋值么,比如reg a<=1'b0 |
| ||
点评 | ||
| ||
| ||
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-10-5 14:14 , Processed in 0.140625 second(s), 28 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050