EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
FPGA的调试-内嵌逻辑分析仪(SignalTap)（二）实例（2） 目录 1、简单实例 1.1 新建工程 1.2 配置SignalTapII Logic Analyzer 2 （补充）Signal Tap 标准调试流程 3 （补充）添加节点
+ [3 n9 Y, m0 a( }8 B4 ^: N" j9 a. N8 i
1.2 配置SignalTapII Logic Analyzer 如图所示，点击 Tool 菜单，然后选择 SignalTapII Logic Analyzer 便可启动该工具。 下图是 Signal Tap 的窗口，其中 4 处高亮的地方是比较重要的界面。 （一）JTAG Chain Configuration，JTAG 界面，主要是设置 USB Blaster。 （二）Instance Manager，调试界面，主要是启动，连续，结束等调试的活动。 （三）Signal Configuration，信号界面，主要是储存，触发等设置。 （四）Data，显示界面，主要是显示采集结果，时序活动。 （五）Setup，设置界面，主要是添加节点，设置触发事件/条件等。 * E9 j- F$ J# }6 ~, ^. l7 W1 @
+ ~# C5 ]; r3 _. K4 \
% ^6 G% }5 I" `6 s/ N* B: Q
" @3 M) ^0 m+ G4 P5 g) d1 K, P- T
| 
/1 
发表于 2019-6-12 13:56
收藏
淘帖
支持！
反对！