verilog FPGA初始化复位

whatever_

verilog不作仿真用，
& a  d/ i8 ]1 }$ h* `3 Y现在一般的FPGA上电会自动复位所有寄存器到0吗？我看说明书上说初始化配置储存器，那内部定义的寄存器是什么状态呢?

( y, U9 Q% s& |: `- {7 {/ Y+ o8 g; i如果有个寄存器A和输入RSTn. 要怎么写才能让上电后RSTn自动复位一次，给A <= 2'b11
5 v& s( ?# \% X. Q# P" d7 _always @( posedge CLK or negedge RSTn )
* J% X, o5 w  q  x: Q% N' l) Lif(!RSTn) A <= 2'b11;

purpose_857

仿真一般用modelsim来着。板子通电一般是从默认值开始的，不是复位，而是寄存器就不存数据，断电就清零。因为用的是一般是ram
ram这个元器件是用mos管做的，没电就不会执行刷新，就没有数据了。
! G. d+ ?. W7 |) [6 ]* s让rst作为行为模块第一行，0时刻执行就好啊
initial
begin
rst=1'b0;
- P9 ]/ H+ S( G3 z  talways //然后需要执行循环语句就好
end

whatever_

purpose_857 发表于 2022-11-17 14:59
; ~: d1 E" j! J% E% C3 _仿真一般用modelsim来着。板子通电一般是从默认值开始的，不是复位，而是寄存器就不存数据，断电就清零。因 ...

那initial执行一次的话不是一直让rst=0吗，那板子不会每个时钟脉冲都一直不停的复位?
/ I% X& A1 a. ~3 l

purpose_857

不是啊。复位一次。
如果将这句放在always行为里面就会每次循环就复位一次