FPGA|CPLD论坛今日: 0|主题: 11270|排名: 20

推荐主题

1 ... 28 29 30 313233 34 35 36 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


FPGA的时钟问题 5人参与	unfaithful2021 2022-11-25 14:03	5 307	dream123 2022-11-25 15:32
自顶向下的设计过程是什么样的一种过程？ 4人参与	dragongfly 2022-11-25 09:35	4 297	架海梁心 2022-11-25 14:10
HSWAP_EN 推荐接高还是低, 为什么？ 3人参与	STGing 2022-11-25 10:49	3 287	tick_tock 2022-11-25 13:18
verilog语言：两个always语句不是同时执行的? 2人参与	purpose_857 2022-11-25 11:13	2 281	duhe3hfu 2022-11-25 13:18
分频器设计资料 4人参与	Taio 2019-1-22 00:30	4 589	瞪郜望源_21 2022-11-25 11:13
利用FPGA实现MMC2107与SDRAM接口设计 2人参与	lilino 2020-3-31 10:44	2 527	雷北城 2022-11-24 17:26
基于FPGA的高速高精度频率测量的研究 3人参与	北二桥头 2020-3-30 09:43	3 394	雷北城 2022-11-24 17:25
MP5705 底板用户手册 2人参与	明德扬FPGA科教 2022-11-24 11:07	2 408	fgjhtjbfem 2022-11-24 15:44
卷积函数的FPGA实现-------vivado系统集成与烧录 4人参与	uperrua 2019-5-22 11:18	4 440	param0x07 2022-11-24 15:42
高性能FPGA中的高速SERDES接口.pdf 6人参与	雷北城 2021-6-10 15:25	7 618	param0x07 2022-11-24 15:41
verilog程序模块中有多个always，每个always都是同时进行的吗？ 4人参与	I_believe 2022-11-24 13:46	4 652	Nain 2022-11-24 15:17
ISE4. 2I 可对某些特殊管脚设置内部上拉 3人参与	STGing 2022-11-24 10:28	3 596	Maskman 2022-11-24 14:41
用什么办法来处理这个问题而不应用门延时呢？ 2人参与	dragongfly 2022-11-24 10:08	2 170	风吹过后 2022-11-24 13:57
verilog 里面在always 下有两个 if 语句就出现如下错误高手请进 2人参与	ETC_ETC 2022-11-24 10:59	2 219	aid4her 2022-11-24 13:17
高速专用GFP处理器的FPGA实现 4人参与	Allevi 2019-11-11 13:49	4 341	瞪郜望源_21 2022-11-24 11:24
时钟分频和时钟使能的思考 ------- FPGA 6人参与	uqHZau 2019-5-29 13:50	6 407	瞪郜望源_21 2022-11-24 11:24
verilog 中什么时候语句并行运行什么时候顺序运行！ 2人参与	aid4her 2022-11-23 16:00	2 217	we_happiness 2022-11-23 16:47
Verilog 什么时候需要使用initial语句? 4人参与	I_believe 2022-11-21 11:00	4 234	ssduck 2022-11-23 14:39
新一代 FPGA 的构架发展趋势是怎么样的？ 3人参与	dragongfly 2022-11-23 10:28	3 270	zhi_hui_zhou 2022-11-23 13:39
转——基于超前进位延时链的时间数字转换器 3人参与	Zedd 2019-4-19 11:02	3 626	雷北城 2022-11-23 13:25
verilog 中 initial 语句，在下载到硬件中时，执行initial语句吗？ 2人参与	RWS_123 2022-11-23 10:10	3 198	li205212021 2022-11-23 13:17
能否提供 7128 的下载波形、DSP 与 PLD 的典型下载电路？ 2人参与	STGing 2022-11-23 10:52	2 210	风吹过后 2022-11-23 13:12
FPGA的时钟信号没有接全局时钟, 如何处理时钟使之可以更好 3人参与	dragongfly 2022-11-21 10:04	3 219	breaker 2022-11-23 10:03
数字信号处理的FPGA解决方案 2人参与	Allevi 2019-5-22 09:52	2 433	雷北城 2022-11-22 17:58
卷积函数的FPGA实现--------IPcore的BRAM尺寸 2人参与	uperrua 2019-5-22 17:26	2 386	雷北城 2022-11-22 17:57