找回密码
 注册
关于网站域名变更的通知
查看: 594|回复: 3
打印 上一主题 下一主题

ISE4. 2I 可对某些特殊管脚设置内部上拉

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-24 10:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
ISE4. 2I 可对某些特殊管脚设置内部上拉, 那么外部是不是就可以不必再加上拉电阻了?另外, 配置过程中, 所有的用户 I/O 是否均为三态? VIRTEX2 的 HSWAP_EN 应接何电平?为什么?
& \8 Z) p( ^- l& i6 [8 {" a

该用户从未签到

2#
发表于 2022-11-24 11:12 | 只看该作者
是否需要添加外部上拉电阻取决于电路板设计. 通常在以下条件下需要外部上拉电阻。

该用户从未签到

3#
发表于 2022-11-24 13:28 | 只看该作者
需要精确的上拉值。因为 it values from batch to batch,所以然内置入 IOB 的上拉未指定精确电阻值。" G! `" U( \: u7 ?- g( z
需要强大的上拉动力。IOB 上拉相对较弱,只有数十千欧。

该用户从未签到

4#
发表于 2022-11-24 14:41 | 只看该作者
如果只想阻止板信号浮动, 通常不需要外部上拉. 需要参考相应的 FPGA 系列的参数表, 以确定配置过程中 I/O 的状态. 例如, Virtex-E 和 Spartan-IIE 的 I/O 引脚在配置以前是三态的. 配置过程中, Xilinx Virtex-II 上的 HSWAP_EN 引脚用于启用/禁用用户 I/O 引脚上的上拉. 缺省情况下, HSWAP_EN 系有较高内部上拉电阻, 用于在配置期间关闭用户 I/O 上的上拉电阻
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 16:13 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表