找回密码
 注册
关于网站域名变更的通知
查看: 298|回复: 5
打印 上一主题 下一主题

FPGA的时钟问题

[复制链接]
  • TA的每日心情
    开心
    2022-1-29 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2022-11-25 14:03 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    FPGA(Cyclone III)怎么那么多时钟输入引脚,怎么用啊?我就给了clk1引脚输入一个50M的晶振,所有受控于FPGA的芯片所用的时钟都通过这个50M变频所得,这样做有什么不妥吗?
    , @8 U$ U$ C9 L! m7 s% K
  • TA的每日心情
    开心
    2022-1-29 15:03
  • 签到天数: 2 天

    [LV.1]初来乍到

    2#
    发表于 2022-11-25 14:50 | 只看该作者
    没什么不妥当。用到几个就用几个就好了,不用的不用管。只要管脚分配和时钟约束做好就行。时钟约束最好约束成预期的110%,比如,你要跑50M,那你约束的时候就约束成55M,这是一般的经验。

    该用户从未签到

    3#
    发表于 2022-11-25 15:07 | 只看该作者
    可以,FPGA有多个时钟时为了方便不同的需求,适用于多时钟控制系统,当然你只用一个也就没什么错的。其管脚自由分配,你可以根据你的设计需要绑定不同时钟管脚的时钟信号,当然这些时钟管脚也可以做普通IO口使用

    该用户从未签到

    4#
    发表于 2022-11-25 15:25 | 只看该作者
    你把FPGA设计中的clk分配到clk1对应的管脚就可以了。
    : Z. p  ?, o4 B" a: S在硬件设计的时候50Mhz的有源晶振连接到FPGA的CLK1管脚就行了。其余未使用的专用时钟管脚,悬空不管即可。

    该用户从未签到

    5#
    发表于 2022-11-25 15:28 | 只看该作者
    没有晶振,有些有专用时钟管脚,从那里给个时钟,当然给到普通IO也可以的
  • TA的每日心情
    慵懒
    2022-1-21 15:20
  • 签到天数: 1 天

    [LV.1]初来乍到

    6#
    发表于 2022-11-25 15:32 | 只看该作者
    没什么不妥,不用的就当普通IO口
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-5 12:34 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表