FPGA上电时会自动清零吗？

lrene

看到这样一段代码：
reg [12:0] num;
" o7 e- W; H7 }+ L! J  Iparameter N=5208;
//------------------------------------------------------

! A1 O# R3 J% h2 T3 p3 O0 p) {always@(posedge clk or negedge rst_n)
: O$ X' V; T$ T$ F$ tif(!rst_n)
  \: S' ^5 V1 |5 n3 Unum<=13'd0;
+ Q4 U! p8 E' ]6 l) w4 {6 I0 J2 yelse if(num==N-1) num<=13'd0;
else if(count_sig)
( ~( f1 `# j* m8 jnum<=num+1'b1;
else num<=13'd0;

我想问一下FPGA上电时会自动清零吗？如果不能，那num在上电时的值是多少，如果num上电时的值大于N，那上面的代码不就不能执行了吗？
5 Y* I# w& X& T/ q8 v) j* {

qian211111

在FPGA上电时，一旦检测到电压超过门限电压后就会产生一个复位信号（POR，power on rest），从而把所有的寄存器复位成初始值。而寄存器的初始值在综合的时候是可选的，一般默认的都是0。

lrene

qian211111 发表于 2022-11-18 13:08
在FPGA上电时，一旦检测到电压超过门限电压后就会产生一个复位信号（POR，power on rest），从而把所有的寄 ...

我用的quartus2，在quartus里面综合时怎么设置寄存器初值啊？
- f- Q( @7 _+ L& O! l5 \

nocturne

系统一旦掉电尔后再次上电各个内部单元都为初始状态。

qian211111

lrene 发表于 2022-11-18 13:16
我用的quartus2，在quartus里面综合时怎么设置寄存器初值啊？

# `, |  n2 \  u6 M' R对于verilog语言的话，可以这样初始化：
reg num=0;
: j, I7 D, E; q6 @4 H2 Y这样在上电复位后，寄存器的值就是零了。