FPGA上电时会自动清零吗？

lrene

看到这样一段代码：
reg [12:0] num;
parameter N=5208;
//------------------------------------------------------

always@(posedge clk or negedge rst_n)
if(!rst_n)
num<=13'd0;
) M0 G3 W6 r  W) }7 S* O" melse if(num==N-1) num<=13'd0;
else if(count_sig)
/ M- H& q8 t! a' c# xnum<=num+1'b1;
else num<=13'd0;

5 `4 i* R- ~/ L6 A; j) t我想问一下FPGA上电时会自动清零吗？如果不能，那num在上电时的值是多少，如果num上电时的值大于N，那上面的代码不就不能执行了吗？

qian211111

在FPGA上电时，一旦检测到电压超过门限电压后就会产生一个复位信号（POR，power on rest），从而把所有的寄存器复位成初始值。而寄存器的初始值在综合的时候是可选的，一般默认的都是0。

lrene

qian211111 发表于 2022-11-18 13:08
% s! b' `7 w* I- A' r, p4 @在FPGA上电时，一旦检测到电压超过门限电压后就会产生一个复位信号（POR，power on rest），从而把所有的寄 ...

0 J0 Z9 j7 n4 ]4 a+ p: |% E2 y' x, c我用的quartus2，在quartus里面综合时怎么设置寄存器初值啊？
4 n. w* d) r0 r; J

nocturne

系统一旦掉电尔后再次上电各个内部单元都为初始状态。

qian211111

lrene 发表于 2022-11-18 13:16
2 j- z+ l$ s0 _: B& F5 B7 ?4 d我用的quartus2，在quartus里面综合时怎么设置寄存器初值啊？

对于verilog语言的话，可以这样初始化：
reg num=0;
这样在上电复位后，寄存器的值就是零了。
: z, h# H* k$ L. ~* U