FPGA|CPLD论坛今日: 0|主题: 11268|排名: 27

推荐主题

1 ... 22 23 24 252627 28 29 30 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


ARM与FPGA之间板间通信 1人参与	ArthurKing 2023-1-11 12:00	1 326	Mcu_001 2023-1-11 13:32
IC设计中同步复位与异步复位的区别？ 2人参与	dragongfly 2023-1-11 09:59	2 312	风吹过后 2023-1-11 13:19
CPLD有没有锁存和比较的功能啊? 2人参与	aid4her 2023-1-11 10:55	2 336	we_happiness 2023-1-11 13:11
EP4CE6F17C8型号的FPGA芯片有7个专用时钟输入引脚，外部晶振是不是可以接其中的任... 2人参与	nocturne 2023-1-10 13:54	2 334	I_believe 2023-1-10 15:06
哪些是常用逻辑电平?TTL与COMS电平可以直接互连吗? 3人参与	dragongfly 2023-1-10 10:09	3 395	jack_are 2023-1-10 14:18
如何解决亚稳态？ 3人参与	STGing 2023-1-10 10:34	3 363	架海梁心 2023-1-10 14:08
FPGA ------- UltraFast设计方法学：在Vivado中使用设计规则检查 3人参与	uperrua 2019-5-30 14:35	3 565	瞪郜望源_21 2023-1-10 13:21
Vivado教程中文版 17人参与 ...2	Zedd 2018-9-30 10:16	18 1117	瞪郜望源_21 2023-1-10 13:20
fpga中时钟问题，ep2c20f256c6引脚clk和dpclk的区别？ 2人参与	elephant_ 2023-1-10 11:05	2 343	hfiwioq 2023-1-10 13:16
vivado设计学习入门资料（一） 13人参与	Allevi 2019-3-29 09:39	13 765	infotech 2023-1-10 09:54
fpga 中时钟源引脚清零引脚输入引脚是那些？ 2人参与	duhe3hfu 2023-1-9 13:55	2 351	nocturne 2023-1-9 15:17
什么是竞争与冒险现象?怎样判断?如何消除? 3人参与	STGing 2023-1-9 10:12	3 410	Dollche 2023-1-9 13:58
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求? 3人参与	dragongfly 2023-1-9 09:56	3 467	架海梁心 2023-1-9 13:30
FPGA实现出租车计价器程序 2人参与	zjsxuw 2023-1-7 16:17	2 334	taoyulon 2023-1-7 17:41
FPGA的查找表的原理与结构？ 3人参与	dragongfly 2023-1-7 14:55	3 389	架海梁心 2023-1-7 16:06
EP4CE6F17C8型号的FPGA芯片有7个专用时钟输入引脚，外部晶振是不是可以接其中的任... 2人参与	I_believe 2023-1-6 13:57	2 352	Nain 2023-1-6 15:18
与FPGA的HDL语言的层次概念？ 3人参与	STGing 2023-1-6 10:13	3 329	jack_are 2023-1-6 13:31
FPGA的专用时钟输入引脚可以作普通I/O口用么？ 3人参与	whatever_ 2023-1-6 11:13	2 328	aid4her 2023-1-6 13:23
Xilinx中与全局时钟资源和DLL相关的硬件原语是什么 2人参与	dragongfly 2023-1-6 09:54	2 344	zhi_hui_zhou 2023-1-6 13:19
FPGA烧录程序方式 3人参与	vingt 2023-1-4 11:24	3 298	Storm_change 2023-1-6 10:01
关于FPGA设计软件 5人参与	purpose_857 2022-12-30 09:37	5 334	lifuxin750824 2023-1-5 15:26
有关如何正确给FPGA的输入时钟和输出时钟分配引脚？ 2人参与	whatever_ 2023-1-5 14:14	2 331	someone 2023-1-5 15:25
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项？ 3人参与	STGing 2023-1-5 10:21	3 298	zhi_hui_zhou 2023-1-5 14:15
fpga 功能仿真代码覆盖率怎么测? 3人参与	duhe3hfu 2023-1-3 11:24	3 285	lifuxin750824 2023-1-5 13:49
FPGA设计中如何实现同步时序电路的延时？ 2人参与	dragongfly 2023-1-5 09:53	2 304	风吹过后 2023-1-5 13:22

返回

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 08:59 , Processed in 0.093750 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册

FPGA|CPLD论坛 今日: 0|主题: 11268|排名: 27

推荐主题

推荐内容 /1

FPGA|CPLD论坛今日: 0|主题: 11268|排名: 27