FPGA|CPLD论坛今日: 0|主题: 11270|排名: 10

推荐主题

1 ... 18 19 20 212223 24 25 26 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


什么是亚稳态？有什么危害？ 4人参与	STGing 2023-2-22 10:16	4 208	Crash 2023-2-22 14:29
用波形表示D触发器的功能 2人参与	dragongfly 2023-2-22 09:55	2 130	VIC56 2023-2-22 13:42
2个NRF24L01之间每次传输4个字节数据，前两位和后两位顺序不定期颠倒是为什么? 3人参与	whatever_ 2023-2-22 10:55	3 164	like_22you 2023-2-22 13:14
FPGA零基础学习：数字电路中的组合逻辑 1人参与	FPGA技术江湖 2023-2-21 15:37	1 380	james814 2023-2-21 18:43
新手CPLD型号选择问题,求推荐 3人参与	hfiwioq 2023-2-21 14:02	3 440	purpose_857 2023-2-21 15:27
FPGA的母板和子板分别是什么意思? 3人参与	like_22you 2023-2-21 11:07	3 471	unfaithful2021 2023-2-21 13:22
function 和 task有什么区别？ 2人参与	dragongfly 2023-2-21 09:43	2 191	tick_tock 2023-2-21 13:21
使用一个inv和一个二选一mux实现异或 2人参与	STGing 2023-2-21 10:09	2 193	niubility 2023-2-21 13:13
FPGA零基础学习：数字电路中的逻辑代数基础 1人参与	FPGA技术江湖 2023-2-20 17:30	1 240	monikaka 2023-2-20 18:11
FPGA和单片机的区别有哪些？ 3人参与	lrene 2023-2-20 15:55	3 202	I_believe 2023-2-20 17:48
用HDL描述四位的全加法器、5分频电路。 4人参与	dragongfly 2023-2-20 10:16	4 197	niubility 2023-2-20 14:02
集成电路工艺有哪些？怎么制造的 2人参与	STGing 2023-2-20 10:47	2 165	big_gun 2023-2-20 13:32
请问用EP3C5E144C8N做一个分频器，他能输入的最大频率是多少呢？ 2人参与	qian211111 2023-2-20 11:13	2 147	duhe3hfu 2023-2-20 13:13
用FPGA自带的锁相环(PLL)配置两个时钟是出问题了，求解答？？？？？ 3人参与	replace 2023-2-17 15:10	3 282	whatever_ 2023-2-17 16:37
基于FPGA的ARM SoC原型验证平台设计 3人参与	Taio 2019-8-6 09:41	3 339	sunshan 2023-2-17 15:51
集成电路设计的表达方式有哪几种？ 2人参与	dragongfly 2023-2-17 09:54	2 199	tick_tock 2023-2-17 13:13
大家对集成电路工艺的有哪些认识？fpga设计 2人参与	STGing 2023-2-17 10:18	2 170	niubility 2023-2-17 11:20
Quartus prime 18.0标准版安装和破解过程说明 1人参与	FPGA技术江湖 2023-2-16 17:42	1 598	niubility 2023-2-16 17:53
用VERILOG或VHDL写一段代码，实现10进制计数 2人参与	STGing 2023-2-16 10:49	2 192	tick_tock 2023-2-16 16:23
单相锁相环的FPGA实现及在SVC中的应用 2人参与	A-Lin 2019-8-27 13:53	2 301	随风浪话321 2023-2-16 15:05
用verilog实现出DFF的结构图 2人参与	dragongfly 2023-2-16 09:48	2 185	Terran 2023-2-16 13:30
FPGA零基础学习：数字电路中的数字表示 1人参与	FPGA技术江湖 2023-2-15 17:01	1 157	Joejoe1 2023-2-15 19:09
如何把一个已经数到9的计数器再次作为起点 3人参与	R_myself 2023-2-15 14:35	3 197	someone 2023-2-15 15:45
FAN-OUT 警告怎样用编程的方法避免？ 2人参与	fuu65iwi 2023-2-15 11:15	2 229	nocturne 2023-2-15 13:26
异步时序逻辑电路中，时钟信号方程组常包含有CLK，那clk的值是多少该怎样知晓呢？ 2人参与	dream123 2023-2-14 16:00	2 225	elephant_ 2023-2-14 17:20

返回

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-28 17:35 , Processed in 0.109375 second(s), 14 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册

FPGA|CPLD论坛 今日: 0|主题: 11270|排名: 10

推荐主题

推荐内容 /1

FPGA|CPLD论坛今日: 0|主题: 11270|排名: 10