用verilog实现出DFF的结构图

dragongfly

用verilog实现出DFF的结构图
4 t1 t+ g) D; o6 K/ k* F* Z

lili_qq

DFF（D触发器）的结构图
0 |6 _, B7 ]# A: n
module   DFF(
input      clk，
input      rst_n ，
input      D,
& g$ W' B- `3 c" ^/ V output reg  q
  ?+ b; z1 C9 P4 F2 N6 b" n);

always @(posedge clk  or negedge rst_n) begin
   if(!rst_n)
6 q2 X/ Z2 t2 j- p5 T6 w* w3 u       q <= 1'b0 ;
. y9 G! d$ x6 A) l  Y" q/ A" K   else
       q <= D;
* ]9 q, o" C5 G! cend
endmodule

Terran

用Verilog实现一些IP核的功能，是编程电路的，可以先使用电子电路实验室软件。更加直观。