用verilog实现出DFF的结构图

dragongfly

用verilog实现出DFF的结构图
  M+ I. o( p& `$ w" a) U$ \

lili_qq

DFF（D触发器）的结构图
: `5 }4 C! g1 a
module   DFF(
( B& c* z: b5 B" a9 l, I input      clk，
2 F8 j+ x+ ^; h( p input      rst_n ，
* U6 K, R0 Z" r9 ^$ R3 l input      D,
4 v% R2 z, H: w. M: l output reg  q
);
8 I. O1 g7 ?% f$ q3 d- {
always @(posedge clk  or negedge rst_n) begin
1 f; S. k+ X* e$ Z   if(!rst_n)
       q <= 1'b0 ;
& p  T  P9 h" M3 |8 L) B- f   else
       q <= D;
: j' g% M9 T; g( N4 N1 X: M3 Wend
7 s( m7 W; e9 d, jendmodule

Terran

用Verilog实现一些IP核的功能，是编程电路的，可以先使用电子电路实验室软件。更加直观。