FPGA|CPLD论坛今日: 0|主题: 11266|排名: 31

推荐主题

1 ... 20 21 22 232425 26 27 28 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


逻辑功能求助 2人参与	elephant_ 2023-2-2 11:20	2 222	dream123 2023-2-2 13:20
AMEYA360报道：闭合系统用电机发动机中使用的电机 1人参与	Ameya360 2023-2-1 13:16	1 296	somethingabc 2023-2-1 16:48
讨论触发信号的在上下沿的采样方式？ 2人参与	R_myself 2023-2-1 15:28	2 245	I_believe 2023-2-1 16:38
Verilog 源代码与testbench直接的关系 3人参与	whatever_ 2023-2-1 14:09	3 303	dream123 2023-2-1 15:20
在fpga中画出Y=A*B+C的cmos电路图。 2人参与	STGing 2023-2-1 10:40	2 255	架海梁心 2023-2-1 13:28
画出cmos 2输入与门的晶体管级原理图，哪种输入对输出上升沿的响应更快 2人参与	dragongfly 2023-2-1 10:07	2 237	big_gun 2023-2-1 13:14
基于FPGA的DDR控制器的实现 10人参与	Taio 2019-1-20 07:30	10 706	234500317 2023-2-1 08:51
如何用fpga开发板驱动无线网卡通信？ 2人参与	someone 2023-1-31 16:09	2 280	we_happiness 2023-1-31 17:15
在EDA工程中CPLD和FPGA哪个延时更小？ 3人参与	Nain 2023-1-31 14:12	3 309	peerless2021 2023-1-31 15:29
怎么用一个二选一mux和一个inv（反相器）实现异或。 2人参与	STGing 2023-1-31 10:22	2 277	zhi_hui_zhou 2023-1-31 13:39
在FPGA中怎么画出晶体管级的电路 2人参与	dragongfly 2023-1-31 09:51	2 224	tick_tock 2023-1-31 13:14
FPGA电源要求 5人参与	Taio 2019-1-14 14:11	6 585	234500317 2023-1-31 08:51
调整DS1302的时间 3人参与	purpose_857 2023-1-30 15:53	3 282	lrene 2023-1-30 17:03
STC15F2K60S2内部EEPROM保存数据成功率低 3人参与	R_myself 2023-1-30 13:54	3 286	I_believe 2023-1-30 15:17
在FPGA中搭出一个与非门，工作流怎么样 3人参与	dragongfly 2023-1-30 10:02	3 224	zhi_hui_zhou 2023-1-30 13:49
在FPGA中怎么画出CMOS的图，画出tow-to-one mux gate。 2人参与	STGing 2023-1-30 10:26	2 243	Terran 2023-1-30 13:16
请教一个verilog的问题 3人参与	someone 2023-1-29 15:25	3 244	whatever_ 2023-1-29 16:33
请教一个数字信号处理问题，暂不用到硬件上 3人参与	dream123 2023-1-29 13:29	3 230	whatever_ 2023-1-29 15:08
为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？ 4人参与	dragongfly 2023-1-29 09:56	4 225	tick_tock 2023-1-29 14:07
latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。 3人参与	STGing 2023-1-29 10:09	3 247	jack_are 2023-1-29 13:57
使用flash读写float类型数据时，遇到的问题 3人参与	qian211111 2023-1-28 15:20	3 286	nocturne 2023-1-28 16:32
想知道程序哪里错了error C141: syntax error near ';', expected ',' 2人参与	R_myself 2023-1-28 13:42	2 382	unfaithful2021 2023-1-28 15:04
静态、动态时序模拟的优缺点有哪些？ 3人参与	dragongfly 2023-1-28 10:03	3 291	jack_are 2023-1-28 13:56
一个四级的Mux，其中第二级信号为关键信号如何改善timing？ 2人参与	STGing 2023-1-28 10:38	2 300	zhi_hui_zhou 2023-1-28 13:38
verilog串口接收多个数据进行处理的实现方法 3人参与	A-Lin 2019-3-15 10:10	3 373	帅呆呆 2023-1-24 19:36

返回

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-20 03:16 , Processed in 0.078125 second(s), 14 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册

FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 31

推荐主题

推荐内容 /1

FPGA|CPLD论坛今日: 0|主题: 11266|排名: 31