找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11270|排名: 10 

推荐主题

在FPGA中,同步信号、异步信号和亚稳态的理解 1人参与 attach_img FPGA技术江湖 2023-2-28 16:42 1 161 Crash 2023-2-28 17:56
基于FPGA的音乐蜂鸣器设计(附代码) 1人参与 attach_img FPGA技术江湖 2023-2-27 16:47 1 551 ESCAPE 2023-2-28 17:12
用 D 触发器实现 2 倍分频的逻辑电路 2人参与 attach_img STGing 2023-2-28 11:33 2 160 tick_tock 2023-2-28 17:07
用Verilog设计一个5分频器。 2人参与 dragongfly 2023-2-28 09:52 2 164 VIC56 2023-2-28 16:02
FPGA器件的选型要点都有什么? 2人参与 aid4her 2023-2-28 14:22 3 171 unfaithful2021 2023-2-28 15:52
SOPC/FPGA/SOC设计资料 5人参与 attachment Allevi 2019-2-3 17:30 4 491 瞪郜望源_21 2023-2-28 11:23
软件无线电发射机的FPGA实现 2人参与 attach_img Taio 2019-11-22 08:00 2 394 harvel_l314 2023-2-27 23:07
基于SOPC软件无线电资源共享自适应结构 3人参与 attachment Allevi 2019-8-12 09:40 3 335 harvel_l314 2023-2-27 22:16
SoC设计中的片上通信体系结构研究 5人参与 attachment A-Lin 2019-8-14 07:30 5 261 oldboy 2023-2-27 17:51
基于FPGA的8051SOC设计 2人参与 attachment Taio 2019-3-12 10:13 2 354 yaoxiao0302 2023-2-27 16:00
sdram存储速度问题 3人参与 R_myself 2023-2-27 14:23 2 179 unfaithful2021 2023-2-27 15:46
使用同步链处理亚稳态后,仍然可能会出现输入逻辑与输出逻辑不一致的情况吧??? 3人参与 purpose_857 2023-2-27 11:49 3 161 Get_W 2023-2-27 14:01
实现 N 位 Johnson Counter,N=5 2人参与 attach_img STGing 2023-2-27 10:15 2 147 tick_tock 2023-2-27 13:41
用逻辑门画出 D 触发器和RS触发器 2人参与 attach_img dragongfly 2023-2-27 09:59 2 179 风吹过后 2023-2-27 11:55
D触发器设计同步计数器 3人参与 Nain 2023-2-24 15:30 3 203 purpose_857 2023-2-24 17:25
FPGA输出DDS信号不需经过DA实现正弦波输出的方法求助 3人参与 fuu65iwi 2023-2-24 13:49 3 157 whatever_ 2023-2-24 15:20
利用 4 选 1 数据选择器实现 F(x,y,z)=xz+yz’ 2人参与 attach_img STGing 2023-2-24 10:26 2 156 Terran 2023-2-24 13:44
画出 CMOS 电路的晶体管级电路图,实现 Y=A*B+C(D+E) 2人参与 attach_img dragongfly 2023-2-24 09:59 2 344 niubility 2023-2-24 13:36
求教FPGA程序JTAG及AS口加载问题 3人参与 hfiwioq 2023-2-23 15:54 3 648 li205212021 2023-2-23 17:11
FPGA零基础学习:半导体存储器和可编程逻辑器件简介 1人参与 attach_img FPGA技术江湖 2023-2-23 15:29 1 253 Ele_insect 2023-2-23 15:55
485通讯做脉冲群干扰试验 3人参与 lrene 2023-2-23 13:20 3 180 TEL15286598 2023-2-23 15:01
非、与非、或非CMOS电路是怎样的 4人参与 attach_img STGing 2023-2-23 10:12 4 184 zhi_hui_zhou 2023-2-23 13:49
用逻辑门和CMOS电路实现 ab + cd 2人参与 attach_img dragongfly 2023-2-23 09:44 2 154 风吹过后 2023-2-23 13:18
FPGA零基础学习:数字电路中的时序逻辑 attach_img FPGA技术江湖 2023-2-22 17:07 0 192 FPGA技术江湖 2023-2-22 17:07
cpld 做两路串口的切换 3人参与 attach_img peerless2021 2023-2-22 14:50 3 205 replace 2023-2-22 16:00
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-28 17:34 , Processed in 0.109375 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块