FPGA|CPLD论坛今日: 0|主题: 11270|排名: 41

推荐主题

1 ... 21 22 23 242526 27 28 29 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


STC15F2K60S2内部EEPROM保存数据成功率低 3人参与	R_myself 2023-1-30 13:54	3 301	I_believe 2023-1-30 15:17
在FPGA中搭出一个与非门，工作流怎么样 3人参与	dragongfly 2023-1-30 10:02	3 234	zhi_hui_zhou 2023-1-30 13:49
在FPGA中怎么画出CMOS的图，画出tow-to-one mux gate。 2人参与	STGing 2023-1-30 10:26	2 267	Terran 2023-1-30 13:16
请教一个verilog的问题 3人参与	someone 2023-1-29 15:25	3 257	whatever_ 2023-1-29 16:33
请教一个数字信号处理问题，暂不用到硬件上 3人参与	dream123 2023-1-29 13:29	3 242	whatever_ 2023-1-29 15:08
为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？ 4人参与	dragongfly 2023-1-29 09:56	4 234	tick_tock 2023-1-29 14:07
latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。 3人参与	STGing 2023-1-29 10:09	3 266	jack_are 2023-1-29 13:57
使用flash读写float类型数据时，遇到的问题 3人参与	qian211111 2023-1-28 15:20	3 304	nocturne 2023-1-28 16:32
想知道程序哪里错了error C141: syntax error near ';', expected ',' 2人参与	R_myself 2023-1-28 13:42	2 392	unfaithful2021 2023-1-28 15:04
静态、动态时序模拟的优缺点有哪些？ 3人参与	dragongfly 2023-1-28 10:03	3 297	jack_are 2023-1-28 13:56
一个四级的Mux，其中第二级信号为关键信号如何改善timing？ 2人参与	STGing 2023-1-28 10:38	2 334	zhi_hui_zhou 2023-1-28 13:38
verilog串口接收多个数据进行处理的实现方法 3人参与	A-Lin 2019-3-15 10:10	3 391	帅呆呆 2023-1-24 19:36
ModelSim仿真使用常见问题及解决办法集锦 2人参与	Ferrya 2019-1-18 01:00	2 591	hhh673562 2023-1-19 14:54
高速ADC和DAC如何与FPGA配合使用 32人参与 ...2 3	A-Lin 2018-10-30 11:35	35 3837	seven20052008 2023-1-17 15:53
轻松搞定FPGA之AD采集.zip 4人参与	Ferrya 2019-4-30 13:29	4 544	瞪郜望源_21 2023-1-17 15:44
cpld上电复位问题 2人参与	whatever_ 2023-1-13 14:07	2 288	Nain 2023-1-13 15:17
触发器D2的建立时间T3和保持时间应满足什么条件？ 2人参与	dragongfly 2023-1-13 09:55	2 517	风吹过后 2023-1-13 13:13
请教一下关于CPLD和FIFO的问题 3人参与	like_22you 2023-1-13 09:25	3 313	hfiwioq 2023-1-13 13:11
写出决定最大时钟的因素，同时给出表达式。 2人参与	STGing 2023-1-13 10:07	2 277	Dollche 2023-1-13 11:29
如何实现CPLD与FPGA之间的通信？ 4人参与	whatever_ 2023-1-12 13:52	4 367	we_happiness 2023-1-12 15:12
CPLD 能同时为一个端口设置两个触发条件吗? 3人参与	qian211111 2023-1-12 11:02	3 548	nocturne 2023-1-12 13:31
给了reg的setup,hold时间，求中间组合逻辑的delay范围。 2人参与	STGing 2023-1-12 10:18	2 475	zhi_hui_zhou 2023-1-12 13:29
多时域设计中，如何处理信号跨时域。 2人参与	dragongfly 2023-1-12 10:01	2 335	架海梁心 2023-1-12 13:19
【转】以太网芯片MAC和PHY的关系 6人参与	Diabloa 2018-10-15 09:44	6 951	oldboy 2023-1-12 11:03
ZYNQ系列带ECC DDR4设计 2人参与	shufeitian 2021-1-19 11:20	2 610	ytlbms 2023-1-12 10:45