|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在目前主流厂商的高端FPGA 中都集成了SERDES（串并收发单元）硬核，如Altera的Stratix IV GX器件族内部集成的SERDES单通道支持600Mbit/s到8.5Gbit/s数据熟率，而Stratix IV系列器件族还集成支持150Mbit/s到1.6Mbit/s的高速差分信号接口，并增强了其动态相位调整（DPA,Dynamic Phase Alignment）特性；Xilinx的Virtex II Pro内嵌的SERDES单通道支持622Mbit/s到3.125Mbit/s的数据速率，而Virtex II Pro X内嵌的SERDES单通道支持2.488Gbit/s到10.3125Gbit/s的数据速率；Lattice的高端SC系列FPGA内嵌的SERDES单通道支持622Mbit/s到3.4Gbit/s的数据速率，而其多款可编程系统级芯片FPSC（FPSC,Field Programmable System Chip）内嵌的不同性能的SERDES单通道支持400Mbit/s到10.709Gbit/s的数据速率。
8 X7 P" n p2 z7 A* A& j4 [ p' a: K3 @8 \! a% C% }, K
+ E5 }( s; b V$ F/ e& J- P
0 O# H7 `7 U8 M! n' a* {
1 T; `" k; {' [# G
7 K* k/ A8 g+ `' q9 O+ @# X3 F7 I8 ], X! p* r/ @$ z
% N! g1 R* C+ H) a8 r- d
1 p) T4 J* v& a& z2 G! T, h: H+ c& j# s( L% |; N2 Y7 T
|
|
/1 
发表于 2019-7-1 16:14
收藏
淘帖
支持！
反对！
