找回密码
 注册
关于网站域名变更的通知
查看: 190|回复: 2
打印 上一主题 下一主题

用VERILOG或VHDL写一段代码,实现10进制计数

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-2-16 10:49 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
用VERILOG或VHDL写一段代码,实现10进制计数
- P. ]. u- W* G  G

该用户从未签到

2#
发表于 2023-2-16 11:18 | 只看该作者
  input         clk,' n: ~4 n0 R/ G
  input         rst,  T. ~9 w' d0 [7 m
  output reg  [3:0] count
$ f! ^4 h  F1 ]. });  1 x/ S  L2 j9 W; \" s! C) ^
% R( _3 K6 F, c8 v8 e5 v
always@(posedge clk) begin   
* g5 ]% ^0 q" i% G     if(!rst)   
- R( l; ?  ~$ _- L0 J- [6 k        count<=0; % D8 _9 O9 J/ q1 K" ?3 U
     else if(count>=4’d9)   6 ^1 n: b+ U, C  w$ _
        count<=0;    0 F2 x# e) J5 T8 v4 U8 p) A5 N* M, l
     else
) a- a/ l+ m2 L6 k+ `3 |        count<=count+1; ! Q$ A$ G5 X/ J& @( q  P: m
   end
# u$ O/ b( z( l. |9 A/ Bendmodule  
9 [3 p6 t4 e" |1 {0 p这个就是了

该用户从未签到

3#
发表于 2023-2-16 16:23 | 只看该作者
最开始的计算机1950年代,就是十进制的,冯诺依曼最后发现二进制更容易实现!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 16:14 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表