用VERILOG或VHDL写一段代码，实现10进制计数

STGing

用VERILOG或VHDL写一段代码，实现10进制计数
! _  z+ r) O: P- J, g

名字好听吗

  input         clk,
- R* f8 d1 c# d) K: D- [  input         rst,
  output reg  [3:0] count
);  

9 j7 q3 ^! Y: ^2 Valways@(posedge clk) begin   
9 e! G: ~- v! K1 b* f. Q     if(!rst)   
; d/ m" u- O* a+ \3 y        count<=0;
" v4 N9 |" S7 R! k: H     else if(count>=4’d9)   
- p' S) |$ g! G& u, _) u' q1 I3 e        count<=0;   
     else
        count<=count+1;
, F6 y/ _# ~$ @, T0 Y7 s! x   end
+ p8 U( n/ M2 c5 C% lendmodule  
# v& x: y; U, t, g6 c) p, L2 n这个就是了

tick_tock

最开始的计算机1950年代，就是十进制的，冯诺依曼最后发现二进制更容易实现！