用VERILOG或VHDL写一段代码，实现10进制计数

STGing

用VERILOG或VHDL写一段代码，实现10进制计数
1 d9 f' O- K; ^# D2 I& O

名字好听吗

  input         clk,
/ h9 |- b! K6 J$ O5 T3 t; a  input         rst,
  output reg  [3:0] count
% I$ ]1 }+ S: O1 y& r1 I);  
) K" A9 q/ ?) N
always@(posedge clk) begin   
     if(!rst)   
3 [" o8 Y4 l4 [% U0 M+ I        count<=0;
     else if(count>=4’d9)   
7 J( H' d$ X/ ^3 A% G; [        count<=0;   
     else
; `; T" J4 f2 i- [# j6 n& O/ W        count<=count+1;
   end
endmodule  
$ o) Y: `. h( a/ f6 \% L, L4 ?6 N# }5 n这个就是了

tick_tock

最开始的计算机1950年代，就是十进制的，冯诺依曼最后发现二进制更容易实现！