找回密码
 注册
关于网站域名变更的通知
查看: 360|回复: 3
打印 上一主题 下一主题

FPGA的查找表的原理与结构?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-1-7 14:55 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA的查找表的原理与结构?( [- d  X; a5 W' ?: v1 v7 O

该用户从未签到

2#
发表于 2023-1-7 15:44 | 只看该作者
 查找表(look-up-table)简称为LUT,LUT本质上就是一个RAM。

该用户从未签到

3#
发表于 2023-1-7 15:56 | 只看该作者
目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有 4位地址线的16x1的RAM。

该用户从未签到

4#
发表于 2023-1-7 16:06 | 只看该作者
当用户通过原理图或HDL语言描述了一个逻辑电路以后,PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入RAM,这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-20 01:17 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表