找回密码
 注册
关于网站域名变更的通知
查看: 329|回复: 3
打印 上一主题 下一主题

与FPGA的HDL语言的层次概念?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-1-6 10:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA的HDL语言的层次概念?% w% R$ |( L; K7 n7 Z7 L

该用户从未签到

2#
发表于 2023-1-6 10:48 | 只看该作者
本帖最后由 lili_qq 于 2023-1-6 10:59 编辑
+ K0 ^; l2 {$ G. ?1 A4 H- a! W' T8 ]% G2 t) P% p
HDL语言是分层次的、类型的,最常用的层次概念有系统与标准级、功能模块级,行为级,寄存器传输级和门级。

该用户从未签到

3#
发表于 2023-1-6 11:25 | 只看该作者
   系统级,算法级,RTL级(行为级),门级,开关级  

该用户从未签到

4#
发表于 2023-1-6 13:31 | 只看该作者
自顶向下:( e; h/ T; }$ I& @8 T
首先定义顶层功能块,进而分析需要哪些构成顶层模块的必要的自模块,然后对子模块进行分解,直到达到无法进一步分解的底层功能块。$ z; f1 h; R- u9 S' N, h
自底向上:" K. d& O0 ]' R
首先对现有的功能块进行分析,然后使用这些模块来搭建一些规模较大的模块,如此继续直至顶层模块。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 12:33 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表