芯片SIP|封装设计今日: 5 |主题: 2596|排名: 46

版主: amao, 3wsir, flyingwen, li_suny, Heaven_1

推荐主题

1 ... 84 85 86 878889 90 91 92 ... 104 / 104 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


sip导出到hfss仿真 7人参与 ...2	1113224068 2019-9-25 21:40	18 3873	zjb123 2020-5-7 16:32
Mentor Xpedition先进封装设计流程 9人参与	ytmgadw 2019-9-16 22:24	9 1359	monarch_zen 2022-8-12 23:58
die的datesheet中x(bounding)指的是什么意思呢？ 3人参与	duanxingzi 2019-9-4 17:29	3 952	anguchou 2019-11-21 14:58
网表导入后，元器件为什么都是翻转的状态？ 4人参与	duanxingzi 2019-9-3 10:05	10 1155	anguchou 2019-11-21 17:59
求教一下allegro我添加电源环为什么不是环状是shape 6人参与	江北桥北 2019-8-27 20:12	10 1097	anguchou 2019-11-21 19:13
各个封装厂封装设计和仿真能力对比 6人参与	schsf 2019-8-27 13:43	6 1134	monarch_zen 2022-8-12 20:39
菜鸟贴：如何打开.gds文件？ 19人参与 ...2 3	mycoal 2019-8-22 16:42	40 23136	青藤门下一走狗 2024-10-23 17:10
做IC package封装有没有前途？怎么感觉没啥人做呢 13人参与 ...2	qiuyaode 2019-8-22 16:26	22 2472	monarch_zen 2022-8-12 20:29
用来attach lid 的epoxy是不是只能跟substrate中的copper结合牢固 2人参与	qiuyaode 2019-8-21 12:12	2 880	hwh 2019-8-26 10:55
放置lid的copper层边缘为啥不能与core层边缘重合，而是设计一定距离 2人参与	qiuyaode 2019-8-20 15:29	3 920	qiuyaode 2019-8-21 11:57
有用mentor 软件设计sip的吗 3人参与	ytmgadw 2019-8-19 07:41	3 721	ytmgadw 2019-8-25 22:06
如何能够增加威望 23人参与 ...2	pianpian_yang 2019-8-17 15:53	25 1792	Yamy 2019-12-18 23:05
die的datesheet中有一个seal ring width，请问这个是什么宽度呢？ 2人参与	duanxingzi 2019-8-16 10:00	5 973	duanxingzi 2019-9-4 17:24
走线可以像CAD一样用输入命令加坐标或长短来实现吗？ 3人参与	qiuyaode 2019-8-15 11:23	6 782	liuzhibiao 2019-9-30 21:02
求助，在SIP中manual place中放置的器件为啥都是默认flip chip的？ 4人参与	woft1231 2019-8-14 14:08	4 580	彦彦 2020-6-11 08:50
route线长度怎么设置 4人参与	qiuyaode 2019-8-13 17:30	13 981	mycoal 2019-8-21 14:37
电源铜带是干啥用的 2人参与	qiuyaode 2019-8-13 11:48	4 792	zeus 2019-8-16 16:16
求毛大《ic封装基础与工程设计实例》源文件 10人参与	wwy 2019-8-11 13:46	11 1939	kwanway 2022-7-5 20:05
Package Designer 和SIP 的区别 9人参与	Y_lei 2019-8-9 11:06	9 1559	liang44 2021-1-20 22:40
Amkor Qfn - Mlf - Package design kit 4人参与	温柔一些 2019-8-5 21:51	4 773	kkk228 2020-3-16 15:52
PM-polyimide对应到package design 的用法？ 2人参与	Lukezhang 2019-8-3 17:33	2 782	hwh 2019-8-5 09:24
新人求威望啊 6人参与	yc625268792 2019-8-1 21:03	6 686	peterzhang2018 2019-8-30 16:18
成功通过高密度先进封装设计的三个阶段的考验 14人参与 ...2	老吴PCB 2019-7-31 13:02	16 2239	monarch_zen 2022-8-12 20:28
package designer中找不到edit-BGA 4人参与	wangqin 2019-7-31 10:20	6 1045	wangqin 2019-8-13 13:11
wirebond光绘中对比IPC网表？ 4人参与	xiao9527 2019-7-29 16:36	4 819	qiuyaode 2019-8-13 11:41