TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:本文介绍了使用cadence APD 完成一款SIP芯片BGA封装的设计流程。结合
6 L+ V# M) n6 ]: I) p" r* r+ BCadenceAPD在BGA封装设计方面的强大功能，以图文并茂、实际设计为例说明Cadence
$ ~3 c* B( H4 C$ \, s+ ~APD完成包含-块基带芯片和一块RP芯片的BGA封装的设计方法和设计流程。该设计方8 x/ X. i4 A3 {7 o6 s
法对于SIP封装设计、加速设计周期、降低开发成本具有直接的指导价值。
0 D4 x1 t; h1 }9 S. H( y% e0 ^关键词: Cadence APD、 SIP 设计、BGA 封装设计" S- A4 D3 v/ [$ w
1引言
. a8 @7 @' k: F6 z8 Q& [3 S. t随着通讯和消费类电子的飞速发展，电子产品、特别是便携式产品不断向小
1 t8 V% r. l& G! c型化和多功能化发展，对集成电路产品提出了新的要求，更加注重多功能、高集4 N) i! l, B# Z! J- @* i
成度、高性能、轻量化、高可靠性和低成本。而产品的快速更新换代，使得研发/ X" v; U0 d' Q+ R1 b
周期的缩短也越来越重要，更快的进入市场也就意味着更多的利润。微电子封装5 @7 M$ h$ _+ K# c, i
对集成电路(IC) 产品的体积、性能、可靠性质量、成本等都有重要影响，IC4 R- A* g! j% d8 f5 N% O
成本的40%是用于封装的，而产品失效率中超过25%的失效因素源自封装，封6 P" `* B: d- w) C
装已成为研发新一代电子系统的关键环节及制约因素(图1.1)。系统封装(SiP)$ L1 ]- ?: D4 ]
具有高密度封装、多功能化设计、较短的市场进入时间以及更低的开发成本等优
9 H) M7 p" }2 ?" E势，得到了越来越多的关注。国际上大的封装厂商如ASE、 Amkor、 ASAT和
$ `; I& C8 P) s W. UStarchips等都已经推出了自己的SIP产品。# L" L* u1 N+ n( Y
) j. Y* g1 `; Z4 ~; f7 G: f" _
) q2 h' l. @+ d( { |
|
[复制链接]
/1 
发表于 2019-12-27 10:14
收藏
淘帖
支持！
反对！
发表于 2020-1-2 22:36
这都要隐藏啊……