TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:本文介绍了使用cadence APD 完成一款SIP芯片BGA封装的设计流程。结合
' f7 o/ I. t. k4 ?CadenceAPD在BGA封装设计方面的强大功能，以图文并茂、实际设计为例说明Cadence
' }* H5 |: f1 w$ ]5 hAPD完成包含-块基带芯片和一块RP芯片的BGA封装的设计方法和设计流程。该设计方
/ a* N `/ W5 w6 d8 K* {7 h; P$ \4 c法对于SIP封装设计、加速设计周期、降低开发成本具有直接的指导价值。3 R7 b8 F7 J4 F4 p
关键词: Cadence APD、 SIP 设计、BGA 封装设计
( `0 b3 _4 d1 t# R1引言1 a- n( P" `: O1 n) }: S
随着通讯和消费类电子的飞速发展，电子产品、特别是便携式产品不断向小
" G5 l. J" c8 }( @2 w% j型化和多功能化发展，对集成电路产品提出了新的要求，更加注重多功能、高集
% s- o4 `& i- R" y成度、高性能、轻量化、高可靠性和低成本。而产品的快速更新换代，使得研发& ] n* c. |2 e( K+ U
周期的缩短也越来越重要，更快的进入市场也就意味着更多的利润。微电子封装8 I% W) o2 I$ j! D8 }9 a9 V
对集成电路(IC) 产品的体积、性能、可靠性质量、成本等都有重要影响，IC1 s/ z, R4 v2 j5 K; I5 P3 {
成本的40%是用于封装的，而产品失效率中超过25%的失效因素源自封装，封
$ ~# |$ x5 A* f8 ?装已成为研发新一代电子系统的关键环节及制约因素(图1.1)。系统封装(SiP)
, z$ Q, w/ k( D6 D# G6 B% c具有高密度封装、多功能化设计、较短的市场进入时间以及更低的开发成本等优. u( d; h! R' k' Z
势，得到了越来越多的关注。国际上大的封装厂商如ASE、 Amkor、 ASAT和5 U b/ s {$ {" t9 A" w9 \
Starchips等都已经推出了自己的SIP产品。
8 J. X6 G; P& L, g* G* [6 R2 J9 l6 X3 v
( g7 j/ \3 A, P* [8 M# T4 R+ F v |
|
[复制链接]
/1 
发表于 2019-12-27 10:14
收藏
淘帖
支持！
反对！
发表于 2020-1-2 22:36
这都要隐藏啊……