TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:本文介绍了使用cadence APD 完成一款SIP芯片BGA封装的设计流程。结合
4 N8 V& h% z2 z. j) v& TCadenceAPD在BGA封装设计方面的强大功能，以图文并茂、实际设计为例说明Cadence
X$ u6 W" o& b' ]. {APD完成包含-块基带芯片和一块RP芯片的BGA封装的设计方法和设计流程。该设计方+ R. N6 k' `3 G3 r
法对于SIP封装设计、加速设计周期、降低开发成本具有直接的指导价值。
u3 H: e* m* v, N) `关键词: Cadence APD、 SIP 设计、BGA 封装设计! ^* ]! y' o2 I; i+ J9 [
1引言
+ h/ @4 L8 y F2 X7 Q随着通讯和消费类电子的飞速发展，电子产品、特别是便携式产品不断向小' l, Z( O2 l9 s0 v- X# I# Z3 {
型化和多功能化发展，对集成电路产品提出了新的要求，更加注重多功能、高集
! f* s1 r( E8 h ]; i$ w9 t成度、高性能、轻量化、高可靠性和低成本。而产品的快速更新换代，使得研发
. _" w7 ?4 K. V, v' ~8 z: U R周期的缩短也越来越重要，更快的进入市场也就意味着更多的利润。微电子封装* i7 b6 e* M! o6 E% F$ A
对集成电路(IC) 产品的体积、性能、可靠性质量、成本等都有重要影响，IC
* k3 w# _' ~3 v; ^+ U* K. _; q成本的40%是用于封装的，而产品失效率中超过25%的失效因素源自封装，封9 S# r2 l5 G* U% h
装已成为研发新一代电子系统的关键环节及制约因素(图1.1)。系统封装(SiP). O/ _3 Y5 I9 n% h( N
具有高密度封装、多功能化设计、较短的市场进入时间以及更低的开发成本等优6 N, I" @3 f: Z7 c* Y# F1 D
势，得到了越来越多的关注。国际上大的封装厂商如ASE、 Amkor、 ASAT和
2 U7 Z e% l# v; C& Y: @Starchips等都已经推出了自己的SIP产品。! M, G, ]% I: q, _# b/ l) i
$ e( o2 L" H4 k+ K3 ]
( r) U0 c _ w1 _9 B
|
|
[复制链接]
/1 
发表于 2019-12-27 10:14
收藏
淘帖
支持！
反对！
发表于 2020-1-2 22:36
这都要隐藏啊……