找回密码
 注册
关于网站域名变更的通知

推荐主题

[求助]有谁用过17.2的Star Symphony Server功能 6人参与 新人帖 qiaojiayu 2021-11-24 17:17 5 868 liang007008 2023-2-14 11:55
【原创】Protel 网表转Allegro格式网表的工具 16人参与 attach_img vivienluo 2013-1-25 21:11 14 4191 syc1083875931 2023-2-14 11:28
Allegro USB3.0 2人参与 attach_img williamyeo 2023-2-13 21:03 2 490 williamyeo 2023-2-14 09:55
求助:请帮忙把17.X的文件转成16.6格式的 5人参与 attach_img owencai 2023-2-11 10:11 8 906 mlde 2023-2-14 09:01
Allegro PCB 2人参与 attachment williamyeo 2023-2-13 12:03 2 472 08181001 2023-2-13 22:22
File Step in Allegro 4人参与 attachment williamyeo 2023-2-11 11:25 2 430 someone 2023-2-13 18:20
Allegro symphony server启动问题 11人参与 attach_img Csec 2020-6-3 16:29 17 2595 Lora 2023-2-13 17:25
请教下大神,高速线的阻抗都是控多少?速率是多少? 11人参与 椰子???? 2023-1-12 10:19 12 788 Jamie_he2015 2023-2-13 17:16
导入网表出现这个错误怎么解决 6人参与 attach_img lili_qq 2023-2-13 10:40 6 524 夜凉笙歌 2023-2-13 16:20
PCIE的PCB设计有什么要求? 7人参与 attach_img DIY民工 2022-12-7 14:48 9 894 fa888 2023-2-13 14:23
Cadence连线的时候怎么设置自动捕捉引脚连接 2人参与 风吹过后 2023-2-13 09:44 2 555 架海梁心 2023-2-13 13:57
帮忙新建一个type-c 母座的封装 5人参与 lili_qq 2023-2-9 10:40 5 726 jingjisong 2023-2-12 14:02
Allegro board-openrex-in-cadence 4人参与 attachment williamyeo 2023-2-10 15:26 4 578 YMLEI 2023-2-10 18:24
SD卡走线能做眼图仿真吗? 3人参与 新人帖 13422868258 2023-2-10 11:20 5 704 dzkcool 2023-2-10 14:54
Allegro DC-stabilized-voltage-source-master 1人参与 attachment williamyeo 2023-2-10 10:53 1 498 dream123 2023-2-10 13:23
ALLEGRO 中route keepout設置問題請教 3人参与 attachment joy0410 2009-2-12 16:34 13 7293 fa888 2023-2-10 11:34
刚安装ALLEGRO 17.4 使用ORCAD 网表菜单缺失 2人参与 attach_img gdgdx 2023-2-9 11:50 3 539 gdgdx 2023-2-10 10:50
Allegro下不能使用analysis workflow 5人参与 hycoyhuyu 2022-12-20 15:05 8 1014 hycoyhuyu 2023-2-10 10:17
BGA封装能否按坐标导入Pin 7人参与 attach_img 哼哼唧唧 2023-2-8 11:35 9 611 yangjinxing521 2023-2-10 10:05
板载射频走线的阻抗控制和设计要点 2人参与 新人帖 attach_img recommend 狒狒0317 2023-2-8 22:47 2 559 fengzhiyingjhl 2023-2-10 09:47
全连接贴片周围挖铜 7人参与 attach_img qin12500 2023-2-9 15:27 8 518 candid 2023-2-10 09:38
PIN SWAP 问题 10人参与 attach_img  ...2 980155498cai 2017-3-14 15:10 15 3090 EagleJi 2023-2-9 17:13
可以设置背钻区域规则吗?背钻设置只在规定的区域内有效~~ 4人参与 leoyin 2023-1-22 19:23 4 634 EagleJi 2023-2-9 17:06
关于DDR走线T型或Fly-by拓扑的讨论 3人参与 saber1066 2023-2-8 09:16 4 715 EagleJi 2023-2-9 17:04
Allegro 17.2怎么避免信号之间的串扰问题(布线耦合系数分析) 1人参与 attachment Cadence_skill 2023-2-9 13:00 1 527 niubility 2023-2-9 16:46
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-11 12:48 , Processed in 0.109375 second(s), 14 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块