EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 16 |主题: 34074|排名: 3

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 40 41 42 434445 46 47 48 ... 1363 / 1363 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


利用toolbox组件中的panelize进行PCB 拼版 18人参与	heyan504538 2021-3-17 12:15	8 1863	lichuntao1990 2024-3-15 14:50
谁有内存条（笔记本，台式&工作站，服务器都行）的共板PCB设计资料， 3人参与	WC1018 2024-2-28 15:14	3 798	WC1018 2024-3-15 10:15
求allegro17.2做等长组的插件 3人参与	山大帅 2023-6-17 17:32	9 865	Hug呜呜呜好 2024-3-14 18:10
Cadence 中等长线及差分对设置 16人参与 ...2	yanchao 2013-11-25 21:58	16 2868	Jamie_he2015 2024-3-12 14:12
allegro 17.4不能设置net颜色 3人参与	Carolyn123 2024-3-11 11:35	3 1524	Carolyn123 2024-3-12 10:36
pin delay 5人参与	jialebihaidao 2020-3-17 09:44	11 1475	lrene12 2024-3-12 08:57
求一个能对齐两个器件pin引脚的SKILL或方法 9人参与	不拔牙 2024-3-1 17:44	14 1327	jxhuanglj 2024-3-11 23:47
求助 allegro 16.6 updata shape 是灰色不能用 7人参与	1191313501 2024-3-8 11:10	8 648	廖春恩 2024-3-11 10:42
为什么NET的信号前面会加上一个@？ XNET的网络则没有 3人参与	lrene12 2024-3-1 09:29	4 575	lrene12 2024-3-11 09:48
请教，BGA封装中崩塌型和非崩塌型的区别是什么？ 106人参与 ...2	fushuping 2011-6-23 12:01	25 8107	火星撞地球1205 2024-3-10 22:40
EMN文件导入PRO-E重叠在一起了 2人参与	flywinder 2024-3-8 11:54	2 482	s8484ww 2024-3-8 19:00
cadence 16.5 export odb++老是卡在76% 3人参与	dadaishu0721 2013-11-9 14:35	8 1558	dadaishu0721 2024-3-8 17:36
AD转ALLEGRO问题 2人参与	Dc2023060722a 2024-3-6 10:06	2 744	Dc2023060722a 2024-3-8 15:45
ALLEGRO17.4在线协作问题 5人参与	a1173655373 2024-3-8 10:47	7 726	Tomtraly 2024-3-8 15:33
allegro 快捷键 40人参与 ...2 3	jinshuiwen 2019-8-7 19:02	40 4572	tomshih-eda 2024-3-7 15:17
orcad17.2反向标注的问题 1人参与	muzi0623 2024-2-27 14:24	1 435	13770845856 2024-3-7 09:56
怎么降补丁版本 3人参与	杰1111 2024-3-5 17:12	3 434	leonqin 2024-3-7 08:08
cadence转AD后更新封装bottom面器件旋转了 4人参与	星雨叶 2021-7-21 11:17	9 1173	tt4661391 2024-3-6 17:12
求防静电标识封装 4人参与	Dc2023060722a 2024-2-28 15:35	5 686	Dc2023060722a 2024-3-6 10:08
阿狸狗破解大师安装仿真软件为什么选不了安装包 4人参与	Layout妞修养 2022-6-21 11:25	4 527	朱秋芳 2024-3-3 22:27
OrCAD Documentation Editor 3人参与	9990 2023-7-29 12:33	5 1164	9990 2024-3-3 17:29
关于器件封装建立的问题~ 2人参与	leoyin 2024-3-1 10:30	2 578	leoyin 2024-3-1 16:14
allegro17.2导入pindelay的是在哪里？ 10人参与	happyliangkeshu 2019-6-18 08:55	13 4303	lrene12 2024-3-1 14:31
allegro导出的3D导入CATIA中查看时，看不见PCB板的解决办法 1人参与	lay就对了 2024-3-1 09:15	1 977	Sleep_xz 2024-3-1 13:51
单板设计的一些常见问题 3人参与	MCM881621 2024-2-28 16:02	2 498	看到我叫我去学习 2024-2-29 15:56