找回密码
 注册
关于网站域名变更的通知
楼主: li_suny
打印 上一主题 下一主题

《Mentor SiP系统级封装设计与仿真》出版与技术答疑!

     关闭 [复制链接]

该用户从未签到

121#
发表于 2012-11-30 15:27 | 只看该作者
li_suny 发表于 2012-11-30 11:38 # V6 e+ |# c- O% `" i
通孔放到焊盘上确实会有漏焊锡的可能,塞孔的话工艺上又要增加成本。所以只能是尽量靠边放了。
/ J9 u2 S: C% L8 }盲孔打在 ...

/ u5 C- z+ p0 N6 J0 @我们的产品一般都是使用HDI板,只是有个别产品为了降成本使用通孔,但会要求塞孔,这个比使用HDI板来说还是要低很多的成本。
2 ]( E# Z2 }) c4 i  b0 D6 {另外再问一下楼主,使用Expedition怎样处理软硬结合板,比如一个4+2叠构的软硬结合板,在硬板和软板上都有元件,请问软板上的元件要怎样处理,因为软板是在中间,也就是说软板是在2、3层的位置,而现在的EDA软件好像还不能将元件放置到内层,目前的做法是将软板上的器件放置在Top层,将TOP层和Bottom层的焊盘删除,只留下2、3层的焊盘,但Expedition的SMD焊盘不能增加内层的Pad,让人很头痛,不知楼主有没有好的方法。

该用户从未签到

122#
 楼主| 发表于 2012-11-30 15:53 | 只看该作者
本帖最后由 li_suny 于 2012-11-30 16:11 编辑
8 J$ H1 ~% O# y) Q1 L- s
fenqinyao 发表于 2012-11-30 15:27
* W! J3 D2 I# K. ]/ z我们的产品一般都是使用HDI板,只是有个别产品为了降成本使用通孔,但会要求塞孔,这个比使用HDI板来说还 ...

7 B+ Q" o+ _! W( K9 @7 \; B6 F5 {
现在,在Expedition里实现这个功能还是比较容易的。
$ g* I/ Y; j4 o  f( l* A3 a% X4 }9 x0 E- i. ?- P) m
首先在软板的位置,做两个腔体(可超出板框),分别为1-2,和3-4层的腔体。然后就可以达到你设计的目的了。
# q8 F; o. {8 k5 f器件会自动沉降到2层和3层。
( Q( y4 I& _1 ]/ d/ f! T0 ]! r8 q( b
- T- w3 v# E5 [% |我在Expedition里做了个简单的例子,你可以看一下,见下图(2D和3D)。具体操作方法,你参考书里的“腔体和芯片堆叠设计"一章。
* m3 |5 j: Q5 U. D& d有问题再交流。

cavity2d.png (29.83 KB, 下载次数: 31)

cavity2d.png

cavity3d.png (8.25 KB, 下载次数: 50)

cavity3d.png

该用户从未签到

123#
发表于 2012-12-1 10:19 | 只看该作者
本帖最后由 yth0 于 2012-12-1 10:23 编辑 ! E, N) r; D6 E9 k! b) z* ]
li_suny 发表于 2012-11-27 00:12 3 G. W& F7 e7 ~7 o) ?
1.这个问题正如你在前面帖子里提到的,通过net class to net class这种方法比较麻烦,尤其当这种网络很多 ...
6 u3 s! Q' A& |3 @+ {) P

1 H4 m& F0 y6 n0 x/ C, yfenqinyao的第一个问题我很早以前就有过疑问,但一直没有好的解决方法。很多情况下都需要这样的设置,比如网络A相对别的网络电压高,它和别的网络的间距就要设的大一些,但网络A自己的过孔焊盘之间的电压几乎为零,如果还用大间距就很浪费空间了,如果能单独设置同一网络的间距,那么就可以把A自己的间距设置的很小。再一个你在115楼说的方法只能用于过孔和焊盘之间吧,但如果焊盘和焊盘之间就没办法。
2 p4 A. w7 G; Z真心希望李工能找到完美的解决办法,最好能向Mentor提出建议,在规则设定里增加这个内容。

该用户从未签到

124#
发表于 2012-12-3 14:07 | 只看该作者
请问怎么把CES里的线长数据导出成文件。

该用户从未签到

125#
 楼主| 发表于 2012-12-3 20:12 | 只看该作者
本帖最后由 li_suny 于 2012-12-3 20:14 编辑 0 [; L- u  ~4 x! K
yth0 发表于 2012-12-1 10:19
: j; G, o3 S2 m" M! Sfenqinyao的第一个问题我很早以前就有过疑问,但一直没有好的解决方法。很多情况下都需要这样的设置,比 ...

' J9 [8 G, @+ e8 O: v6 y* u6 u' _$ ]- u+ ]" e- m' p
如果这种网络比较少,则可以设置为特殊Netclass,然后通过Netclass to netclass Rule,设置同网络小间距。
7 [* e& N7 K4 g: G+ H  ?; f1 f0 Z/ P  G+ c! `8 V
如果所有的网络都这样,Netclass就会太多而缺乏操作性。我会给Mentor提出建议的。

class to class clearance.png (41.23 KB, 下载次数: 32)

class to class clearance.png

same_net.png (20.84 KB, 下载次数: 17)

same_net.png

clearance_compare.png (78.79 KB, 下载次数: 24)

clearance_compare.png

该用户从未签到

126#
 楼主| 发表于 2012-12-3 20:29 | 只看该作者
本帖最后由 li_suny 于 2012-12-3 20:31 编辑 3 }" n! g5 S7 o  t) O' O
pcb_mingchuang 发表于 2012-12-3 14:07
" x- s1 F' O/ h) y: A" n# y. U2 S请问怎么把CES里的线长数据导出成文件。
$ i7 y0 c) d4 m1 H: l

) s) G( j0 U) ^% ?% p/ ZCES的实际线长数据好像导不出来,你可以用Expedition Output菜单的 Report writer 输出实际线长文件。8 a- u9 n5 ]3 B

/ D. ?; v+ y" `7 e( M; H9 X

report writer.png (63.35 KB, 下载次数: 33)

report writer.png

该用户从未签到

127#
发表于 2012-12-4 08:58 | 只看该作者
li_suny 发表于 2012-11-27 20:32 : w) T8 h0 z/ l( j' ^
Mentor的仿真目前都统一到Hyperlynx 系列:包括功能仿真的Hyperlynx Analog,信号完整性的Hyperlynx SI ...
  ~/ K8 W$ X5 u! E% {

5 g, \. I' \8 g  w好的,谢谢啦!!; |2 ^: I9 h. Z1 U4 `
  另外我在网上看到有个ICX软件也是MENTOR的仿真软件,这个主要是做什么的??
) d+ T& D" X% S3 Z& D. e谢谢!!

该用户从未签到

128#
 楼主| 发表于 2012-12-4 17:57 | 只看该作者
278529735 发表于 2012-12-4 08:58 4 f" l* q: [8 K% u$ {- j
好的,谢谢啦!!1 s- Y0 b. }; {. a' v6 u( m- T
  另外我在网上看到有个ICX软件也是MENTOR的仿真软件,这个主要是做什么的??
% _$ A/ ^. ]5 ^谢谢 ...
) f( z& c7 D/ S* Q' n
ICX也是Mentor的一个信号完整性仿真软件,以前结合Boardstation系列用的比较多。
& ^: z" i" F; O0 n+ Q" G现在Mentor的重点放在Hyperlynx系列上,Hyperlynx吸收了ICX的一些优点,变得更加强大,而ICX本身感觉会逐渐淡出。

该用户从未签到

129#
发表于 2012-12-4 22:36 | 只看该作者
li_suny 发表于 2012-12-4 17:57 3 F4 H& s9 T1 G% p+ J# o
ICX也是Mentor的一个信号完整性仿真软件,以前结合Boardstation系列用的比较多。0 a+ b/ t: D* M2 p
现在Mentor的重点放在H ...

$ [: L  z! V. B* R  j( i& |7 S% l; j$ R8 @2 G6 q7 P
Li_suny 非常感谢!!还想请教下面两个问题:
: ?7 a4 E% b' g8 G) T) X0 x8 i  1. Hyperlynx该软件我也了解了一些,要用这个的话,需要知道IBIS模型,那有关这个IBIS模型一些厂家会提供的,但是有些芯片可能就没有这些模型,该怎么办?' ~* p9 B  o' L/ B: D8 d1 k
  2. Hyperlynx要进行仿真的话,大致步骤是这么做的?有这方面资料或者书籍可以推荐下吗?我对用这个软件仿真很感兴趣,主要是想在做PCB之前、布局、布线、PCB画完后做SI、PI、热分析、EMC仿真,谢谢!!

该用户从未签到

130#
 楼主| 发表于 2012-12-6 00:59 | 只看该作者
1.模型如果没有的话,可以通过IBIS WIZARD来建,需要知道器件的一些参数,通常可通过datasheet获得。: L& N3 H" [- V4 O1 m
2.Hyperlynx最近功能变化比较大,目前还没有新书,《SiP系统级封装设计与仿真》只是在最后一章讲了一些相关的仿真,讲的比较基础。
. |: S6 _0 s3 q- Y& h' t  N* P( X1 R! B& T# v7 z% Z4 l
Mentor工具的短板就在目前资料和书都比较少。

该用户从未签到

131#
发表于 2012-12-6 15:27 | 只看该作者
li_suny 发表于 2012-12-3 20:29 1 G8 Y6 @3 l' P0 F8 G6 k. Z( V
CES的实际线长数据好像导不出来,你可以用Expedition Output菜单的 Report writer 输出实际线长文件。
0 w- ~7 O: D/ f+ ~3 N ...

9 g3 K5 L' M" a. L8 x) B1 S( z9 G谢谢!

该用户从未签到

132#
 楼主| 发表于 2012-12-7 14:02 | 只看该作者
li_suny 发表于 2012-11-30 15:53 3 t1 E* o% b+ @) d0 @
现在,在Expedition里实现这个功能还是比较容易的。' y' u6 p" C1 z& H) r3 D1 G, f
/ S4 w2 k) O! U4 P) @  L
首先在软板的位置,做两个腔体(可超出板框), ...
( ~2 v9 M* O# {  o
206页的 图12-10 即为芯片下沉到内层的情况示意。: y/ V$ g- h) n  N1 [9 C
0 v& P6 ]" @# w- z6 x

cell into cavity.png (57.51 KB, 下载次数: 32)

cell into cavity.png
  • TA的每日心情
    开心
    2019-11-26 15:17
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    133#
    发表于 2012-12-8 09:04 | 只看该作者
    看到mentor里CES中可以对叠层设计,还可以算阻抗,但是弄来弄去不是太明白,请求指点啊。9 T: Q8 k* V* V
    附件如下图:/ z+ V2 I7 M( k  n& ~9 W

    ' i9 @5 Q$ c4 Y2 m有几个问题:1、为什么表层的叠层命名无法修改?. \9 I2 C4 D8 o- {" a1 R" d
                2、表层的铜厚为电镀后的铜厚还是指平常我们常用的0.5、1、……盎司来折算?
    " r0 M3 j( A* `            3、是不是内层的金属材质选中后就不用填写频率/阻抗曲线、热导率,loss tangent?! j7 U" p8 @3 y
                4、铜为导体,应该不存在Er值,但为什么不能填写0,要填写多少合适?
    3 p8 o2 a( p- T0 U) }            5、选用的PP片假如由多片组成,Er值怎么算,厚度是直接将两片理论厚度叠加的厚度吗?. ~& T3 d% O- T+ \( f) l
    呵呵,麻烦李老师了,方便的话,有没有贵司关于这部分的文档介绍共享下。
    7 L5 h5 m( F7 d, ^/ w( ?% R: |( e& m9 w" Z  r

    01.png (75.82 KB, 下载次数: 48)

    01.png

    02.png (41.97 KB, 下载次数: 23)

    02.png

    该用户从未签到

    134#
     楼主| 发表于 2012-12-8 11:51 | 只看该作者
    李泽尚 发表于 2012-12-8 09:04 $ H# Z& n% C. ?7 W  i( Z
    看到mentor里CES中可以对叠层设计,还可以算阻抗,但是弄来弄去不是太明白,请求指点啊。+ l1 h7 }6 K4 k5 Z
    附件如下图:$ I. }: H. c; f) G

    8 d# o3 V8 W5 P. q4 V5 M' _ ...
    1 u0 l1 U" }! O! @: M* t& ]9 J
    1.每一层的命名都可以修改,在Layer name 栏直接修改就可以。
    " Z0 V( f# P% C$ `3 y9 I
    ; ^4 N9 |9 l6 g% C( Z2.一般情况,厂家会根据要求使得最终金属的厚度和设置一致,应该是“铜皮厚度-腐蚀+电镀”后的厚度,一般也会有一些误差。
    9 x9 ^  |% ?/ l( G6 ]' }" `, M; q. \  j% u$ ^3 s
    3.是的,一般PCB默认的金属材料铜,铜的热导率227左右是固定的,如果像MCM设计中用到金或者钯银等金属材料则需要更改这些参数;损耗包含铜损和介质损耗,所以除了金属层外,还跟介质层有关系。对于PCB设计,你只需要选择合适的材料就可以了。
    7 s$ F( h7 N' q  Q
    . Z- m4 R; r4 k3 n! O$ ^) _" r4 p0 s4.Er是个相对值,所以应该填1,但考虑到即使金属层,在压合时金属周围也充满了介质,而且介质所占的比例通常大于金属,所以用介质的Er也是可以的。( k8 p( F+ E; D, B: ^

    3 H9 v( J) ?" x. W5.如果PP是采用多片叠压,而且材质不同,厚度可直接相加,Er则需要根据比例进行加权计算,这个厂家会帮你算好的。5 l! b6 U# @) H' X( A
    FR4本身也是混合物,主要由树脂和玻璃纤维构成,树脂的Er为3.5左右,而玻璃纤维为7左右,当玻璃纤维含量增加时,Er则会增加,反之亦然。这也是我们看到很多类型的PP,其Er值不一样,对照它们玻璃纤维和树脂的含量就可以看出来了。6 H, Y- g9 E1 R  [
    - Z- ~: F9 b0 b2 N
    问题很好,希望也能给更多人帮助。
    * g. y, ~  \1 L' P( k' _9 s
    7 r1 E9 _, d. p( l- v! ^我目前还没有标准的文档,只是根据自己以前的一些工作经验作答。
    , p2 m: c% e6 @# t3 O# f

    该用户从未签到

    135#
    发表于 2012-12-8 12:00 | 只看该作者
    不知道是否适合自己,我用的是EE07
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-9-10 21:25 , Processed in 0.125000 second(s), 22 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表