《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

挑战极限 · 发表于 2012-11-26 12:03

英文名:li_suny,中文翻译:李阳(扬) !

fenqinyao · 发表于 2012-11-26 15:45

本帖最后由 fenqinyao 于 2012-11-26 15:54 编辑

楼主的书我买了一本，关于RF和埋入式元件写得有点简单，而当时就是冲这两部分买的；说实话，我买EDA方面的书应该是尽8年来第一次了；作为用Expedition做过了多个项目的读者来说，此书不能提供更多的帮忙，但提供了一些设计方面的思路和想法，开拓了视野，此书适合有一定的Expedition使用经验又想提高的读者，或从Allegro等设计思路相类似的EDA转换到Expedition的读者。

fenqinyao · 发表于 2012-11-26 15:48

我在此版本发过几个问题，没有能够得到解决，楼主帮忙看看：
1、Expedition里只允许设置相同网络的过孔，如果想更改一个相同网络过孔和焊盘的间距，都无法实现，其他的EDA软件可以轻松实现，比如PADS、Allegro。Expedition相同网络设置问题
https://www.eda365.com/forum.php? ... 57&fromuid=1330
2、DxDesigner里Setup里更改Pin管脚的颜色，有些可以更改，有些不行，不行的器件在建库时，管脚颜色设置也是选择Automatic。
DxDesigner里Setup里更改Pin管脚的颜色，有些可以更改，有些不行
https://www.eda365.com/forum.php? ... 33&fromuid=1330

li_suny · 发表于 2012-11-26 17:43

本帖最后由 li_suny 于 2012-11-26 17:51 编辑

fenqinyao 发表于 2012-11-26 15:45
% N: g% f p. g' n, r5 Z楼主的书我买了一本，关于RF和埋入式元件写得有点简单，而当时就是冲这两部分买的；说实话，我买EDA方面的书 ...

你说的很有道理。
因为要照顾篇幅和时间（这本书基本都是业余时间写的），所以有的章节会不够详尽。
这本书主要目的是介绍EE Flow的新技术，以在国内推广SiP技术。
另外，对于刚学习EE Flow的PCB设计者，则可以参考基本设计流程等相关章节。
谢谢建议！

li_suny · 发表于 2012-11-27 00:12

fenqinyao 发表于 2012-11-26 15:48 " m; n" h8 [: L" q, L, W D# ~
我在此版本发过几个问题，没有能够得到解决，楼主帮忙看看：
& y5 w: V, R `/ J( v( G- u4 t# i1、Expedition里只允许设置相同网络的过孔，如 ...

1.这个问题正如你在前面帖子里提到的，通过net class to net class这种方法比较麻烦，尤其当这种网络很多时候。
这这个问题我再想想。另外多问一句，是什么情况下要这么设置，是密度太大还是工艺的原因？是局部还是整个板子？

2.如果在建库时，管脚颜色设置选择Automatic，通常管脚的颜色会随着设计中的设置更改。
如果个别不能改，而且是相同的方法建库（不是从其他软件转换来的），你可以尝试着进入库里，选中Pin，先设置为其它颜色，然后再改回Automatic。然后重新打开设计，再放一下看看。

fenqinyao · 发表于 2012-11-27 09:24

li_suny 发表于 2012-11-27 00:12 0 i+ c& O& b; D7 y
1.这个问题正如你在前面帖子里提到的，通过net class to net class这种方法比较麻烦，尤其当这种网络很多 ...

第一点是针对较特殊的情况，一般是密度较高而工艺就允许的情况下可能会有这种用法。
第二点的思路可以参考，因为我用的库有一大部分是从PADS转换过来的，我试试。

fenqinyao · 发表于 2012-11-27 10:13

li_suny 发表于 2012-11-27 00:12 ( Q+ I, z0 p5 m# k
1.这个问题正如你在前面帖子里提到的，通过net class to net class这种方法比较麻烦，尤其当这种网络很多 ...

刚才试了一下，我如果重新绘制的原理图，所有原来不能改变颜色的Symbol也都可以了，但一些老项目的还是不行，猜测是因为老项目是用Orcad导入参考设计修改过来导致的原因，谢谢楼主，希望以后和楼主多交流。

278529735 · 发表于 2012-11-27 19:25

MENTOR里面是不是也应该有可以用作PCB仿真的，包括元件布局以及走线后仿真。及板前和板后仿真，有这方面的资料吗？？

li_suny · 发表于 2012-11-27 20:05

fenqinyao 发表于 2012-11-27 09:24
: r: Z& ~9 F- h* M& K, V第一点是针对较特殊的情况，一般是密度较高而工艺就允许的情况下可能会有这种用法。: r1 Y e; {5 \6 w. ^# c% Z
第二点的思路可以参 ...

如果密度高，下面这种方法是否可取？即将Via和Pad连上，Via放在Pad边上，通常不影响焊接。如果是盲埋孔设计，则可以放到焊盘中央。

li_suny · 发表于 2012-11-27 20:08

本帖最后由 li_suny 于 2012-11-27 20:18 编辑

fenqinyao 发表于 2012-11-27 10:13 ; i7 N; z' K0 X+ m" h: R
刚才试了一下，我如果重新绘制的原理图，所有原来不能改变颜色的Symbol也都可以了，但一些老项目的还是不 ...

转过来的设计可能会有一些原始参数保留，以前碰到过，但还没有考虑过是否可更改显示的完全一致。
多交流！

li_suny · 发表于 2012-11-27 20:32

本帖最后由 li_suny 于 2012-11-27 20:33 编辑

278529735 发表于 2012-11-27 19:25 2 a# H( C b2 j9 g/ O9 \% a
MENTOR里面是不是也应该有可以用作PCB仿真的，包括元件布局以及走线后仿真。及板前和板后仿真，有这方面的资 ...

Mentor的仿真目前都统一到Hyperlynx 系列：包括功能仿真的Hyperlynx Analog，信号完整性的Hyperlynx SI，电源完整性的Hyperlynx PI，热分析的Hyperlynx Thermal，EMI/EMC规则检查的Hyperlynx DRC，以及3D 电磁场分析的Hyperlynx 3D EM。

坛子里有专门的Hyperlynx板块，可以去看看：https://www.eda365.com/forum-101-1.html

fenqinyao · 发表于 2012-11-28 17:47

li_suny 发表于 2012-11-27 20:05
! F( v2 W% |; F3 F+ ?- x如果密度高，下面这种方法是否可取？即将Via和Pad连上，Via放在Pad边上，通常不影响焊接。如果是盲埋孔设 ...

我现在的解决思路和您的类似，但没有勾选下面的两项，通过人为去控制，是通孔，盲孔我们都是在焊盘中间打孔的

li_suny · 发表于 2012-11-30 11:38

fenqinyao 发表于 2012-11-28 17:47 ) c9 m5 \% T; M" o) J
我现在的解决思路和您的类似，但没有勾选下面的两项，通过人为去控制，是通孔，盲孔我们都是在焊盘中间打 ...

通孔放到焊盘上确实会有漏焊锡的可能，塞孔的话工艺上又要增加成本。所以只能是尽量靠边放了。
盲孔打在焊盘上虽然不会漏锡，对一些小的BGA，焊接可靠性也会影响，因为孔中的空气加热后膨胀会顶起锡膏。
另外，如果孔离焊盘太近（同网络的）也会造成尖角腐蚀效应，影响PCB长期工作的可靠性。

所以，很多时候只能折衷考虑了。

pcb_mingchuang · 发表于 2012-11-30 14:46

好贴，支持！

fenqinyao · 发表于 2012-11-30 15:27

li_suny 发表于 2012-11-30 11:38 }- R) t8 g2 f! _2 m
通孔放到焊盘上确实会有漏焊锡的可能，塞孔的话工艺上又要增加成本。所以只能是尽量靠边放了。
- w* ^% Z3 J p盲孔打在 ...

我们的产品一般都是使用HDI板，只是有个别产品为了降成本使用通孔，但会要求塞孔，这个比使用HDI板来说还是要低很多的成本。
另外再问一下楼主，使用Expedition怎样处理软硬结合板，比如一个4+2叠构的软硬结合板，在硬板和软板上都有元件，请问软板上的元件要怎样处理，因为软板是在中间，也就是说软板是在2、3层的位置，而现在的EDA软件好像还不能将元件放置到内层，目前的做法是将软板上的器件放置在Top层，将TOP层和Bottom层的焊盘删除，只留下2、3层的焊盘，但Expedition的SMD焊盘不能增加内层的Pad，让人很头痛，不知楼主有没有好的方法。

帐号		自动登录	找回密码
密码			注册

《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

浏览过的版块

推荐内容 /1