找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

931#
发表于 2013-10-10 16:58 | 只看该作者
xian2006 发表于 2013-9-17 14:14
6 G( E0 l+ q! \! q8 ]2 S/ v# P: S想请教一下jimmy大师关于QFN封装的问题,QFN封装除了引脚外还有一个散热焊盘,和一些散热开口。有人说散热 ...

+ h2 l4 J& c( W- N+ N6 L$ p+ M% ^; A) _
比如说这个封装 ,那在PART上不是要加很多引脚,在设计规则的时候同网络的安全间距设置为0,这样才能通过设计检查,我不确定是不是怎么做的。1 o! }3 J& J, s& ]* K+ ]; j
之前做的PART上没搞那么多引脚,所以一检查全是错误。
; L5 P# p3 V1 I9 G2 E6 C想知道一下比较正规的做法。毕竟刚学没多久,要养成良好的习惯。: ?/ w  P8 [' ^# C
3Q

该用户从未签到

932#
 楼主| 发表于 2013-10-11 14:04 | 只看该作者
xian2006 发表于 2013-10-10 16:584 m; t, H( Z: O+ V7 u/ q' T
比如说这个封装,那在PART上不是要加很多引脚,在设计规则的时候同网络的安全间距设置为0,这样才能通 ...

9 d2 ^. V  S4 Z& a* _中间的散热焊盘只做一个大的就行了。
( D+ G, M, r7 d+ T; U
/ q$ y, S3 R  G3 E! X" S1 K另外一些小孔,在PCB设计时,选中中间的散热焊盘(通常是接地)的网络后,右键,add via.' p- J" p: k6 _$ l
$ r  I) h2 D" q* H- G$ ^( Y
想加多少就加多少。可以比推荐的多加几个。

该用户从未签到

933#
 楼主| 发表于 2013-10-17 16:10 | 只看该作者
怎样快捷的把坐标改在元件的中心点?
9 u6 h; q) V1 J* C: `# x* h
# U5 a# ^2 M6 R# m; ?应该一开始就根据原点来放置焊盘。  \3 p: Q: l1 u5 ^* x0 _( i9 B) R
6 W" g, Q, U) N
如果要修改原点,比如原点在一脚,看一下二脚的坐标值,然后在二脚坐标值的一半位置处再放置第三个焊盘。
, }3 M; z6 F% p; c
- m1 h  ~0 z3 x4 @/ N, [% A! a选中第三个焊盘后,键入SO并回车,即可将原点设置在中心。
) D0 ?1 g) Z' _  c
# U8 n% W+ y/ G: P9 ]  n设置成功后,删除第三个焊盘。 - o& _4 j1 _9 |: ?

该用户从未签到

934#
 楼主| 发表于 2013-10-17 16:11 | 只看该作者
关于fanout:
' ]8 Z2 M- ]' D# O$ e, j5 L- y4 M$ T: e! [
Fanout的定义:Fanout是高速PCB设计中一种方法和习惯,通俗来讲,就是提前将器件的网络引脚通过线和过孔引出来。% |! z3 h* Z' e4 X
! a( ]% M' K3 U
Fanout的好处:过孔和引线可以通过设定的规则进行引出,过孔与过孔之间用户可以在布线前预留出来布线通道和电源通道,有利于后期的布线通道规划。由于过孔之间是按一定的间距引出,更有利于后期添加测试点。在高速PCB设计的思路,都是先fanout,再走线。先fanout的好处就是过孔之间非常整齐,就像古时候打战一样,提前演练好的阵法和阵形往往可以以少胜多。
  B  c0 E& Q3 Z6 z9 @

该用户从未签到

935#
 楼主| 发表于 2013-10-17 16:12 | 只看该作者
板上的差分线有哪些?% d# V$ q; E2 p6 T# k7 ]
  _) g+ N9 C! D& U
通常某些特定器件具有差分线特性,如USB,以太网,HDMI,LVDS,DVI等等。, n( r$ S; V: W* a% ?% g- i

9 }- s3 G7 z* u, \# p& H如果原理图工程师的图纸绘制标准,差分线上在原理图中会以后缀:+或-,N或P存在。
" Y/ v7 I; }9 e0 m3 n& Q  H

该用户从未签到

936#
发表于 2013-10-31 09:44 | 只看该作者
加群 需要什么验证呢?% c+ v+ l* C* D2 \  l+ W

点评

加群需要注明:EDA365论坛。  发表于 2013-10-31 10:02

该用户从未签到

937#
 楼主| 发表于 2013-11-8 09:29 | 只看该作者
layout做完了,铺铜也完了,但是每次重开pcb文件的时候,铺铜(flood)的地方就镂空了,如果需要展示效果必须用Flood manager重新Flood才行。7 O% T. v* n3 N+ A1 V) T# c# q" a

( e4 g0 H3 N0 N; g9 O1 E! J) T解决方法:重新打开PCB文件时,重新执行HATCH ALL就能恢复灌铜了。或者view->nets,然后关闭此对话框也可以。
$ V+ u8 p" u) K8 I
5 _4 v2 e: T2 T0 ~! U% b- N也可以进行设置:Tool-->Options-->hatch and flood-->勾选“ Autohatch on file load”

该用户从未签到

938#
发表于 2013-11-12 16:49 | 只看该作者
XJ253001 发表于 2010-9-27 17:36
4 ?% f" v" U0 l回复 242# ll8013
! Z$ ~' ~6 h% ^% H" K. j
我用过这个功能不好用,要求原理图中,要复用的这部分内容完全一致,包括连线,属性attributes,value等等,稍有不同,一些RLC就会被乱用。

该用户从未签到

939#
 楼主| 发表于 2013-11-14 10:23 | 只看该作者
pads出不了ODB++文件解决办法:遇到过几种情况了。无法出ODB++文件,不知道什么原因。有时候Pads直接崩溃了,求解!0 R# ~. ^% h7 ^" h6 Y0 Y

$ v) L; A# W! k# F% X  k( J: y& K答案:将泪滴删除后即可成功导出。

该用户从未签到

940#
发表于 2013-11-23 16:15 | 只看该作者
JIMMY你好!0 q8 S  }- }+ N5 g* ]7 g
8 x$ e8 {- n. m  I! P
" c% `4 A$ R$ Q0 e  z
如图,这个是另外一个同事做的封装。我直接是导不入PCB里面。需要设置为"最大层"才可以。$ ]: ^0 y! U1 o" }/ C0 N
我想知道怎么可以不设置最大层也可以使用。又或者怎么把封装不最大层。又或者说明最大层有什么好或不好。5 _6 W+ p3 b0 M% L% T
谢谢了。

该用户从未签到

941#
 楼主| 发表于 2013-11-25 09:45 | 只看该作者
请问MASK点是不是只能放在主板上,不能放在工艺边上呢?
1 t$ V1 t7 Z- Z! G! ?) V, Q( ?; \  X4 K! _! ]

6 t4 a- p$ w3 ]- o& t8 jjimmy回复:MARK点也叫基准点。为装配工艺中的所有步骤提供共用的可测量点,保证装配使用的每个设备能精确地定位电路图案。
* s; @8 m& x2 N- C* J  a0 G" ]" z) a/ l
因此MARK点对SMT生产至关重要。
% L# u- u+ r9 H) d4 Z* ]6 g1 p: o& h* {+ v- D
MARK点按功能作用可分为以下三类:单板MARK,拼板MARK,局部MARK.
: a5 P8 O. _- L: u. Y
4 t5 Y% m- ?) N3 j. K4 R你说的放在主板上的MARK点是局部MARK和单板MARK,这是必不可少,必须要放的。2 d# E$ Q. `+ x; d  B5 r

- _) f3 b. }7 n( i" m如果有拼板,工艺边也要加MARK点。
! j9 Y) t, g4 _( T' V
& L+ l0 }% A/ ^- U) o. {

& S0 e2 @  B1 i3 b$ s
' t  T; ~0 U4 \& K  a* d$ h  b& T0 k# R
看到有些教学写说不能放在工艺边上,可是如果主板没空间可放要怎么办?
; _7 b1 z7 O' `' M2 \) K- e1 w( s8 x) L1 _/ K% h
jimmy回复:如果主板空间实在非常非常紧张,可以将MARK点做小一点,不要外面的保护环也行。实在不行,就只能在工艺边上放了。
3 o2 S( D7 e% ^5 f; {8 W, s, J" r! N' s' V9 t- K# V
还有请问SMD 的CPU各位有加上MASK点吗?
: \% Y1 G4 {7 w' N; E& m1 h
. \5 J6 [' l8 a, v7 Ejimmy回复:如果小于0.5mm pitch的QFP,CSP或小于0.8mm pitch的BGA必须要放。
- f/ k1 V2 o$ r" z# I! z4 i% _4 A+ s% H
有人说要加上,有人说没差别,到底需不需要加上呢?
" W. S! M- M3 Q1 E) o
$ y- [0 n5 h, M) D( u# T2 Djimmy回复:MARK点也叫基准点。为装配工艺中的所有步骤提供共用的可测量点,保证装配使用的每个设备能精确地定位电路图案。
3 K) \# @2 Y9 W; o; K/ p' g. ]: X! B  X- b
因此MARK点对SMT生产至关重要。必须要加。

该用户从未签到

942#
 楼主| 发表于 2013-11-25 09:48 | 只看该作者
lht-tz 发表于 2013-11-23 16:15! Z$ F; T; |. ]$ X! e1 i; j- h
JIMMY你好!

/ l5 f% }2 Q& M3 l) H' [( k( O6 P7 C# D
7 _: a* p: }' ~/ n, c7 @
如果原封装是最大层,使用时也需要设置为最大层。
) Q' x5 S( k9 d
% W# j0 t7 ~- c5 [6 B& |* C) N做库时不建议使用最大层,没有这个必要。
- k; L; L+ {4 O, \0 z5 \
" ^. b7 _2 b$ X* E: I3 h比如丝印层原先是26层,做成最大层后就变成126层了。不符合工程师的常用设计习惯,增加了光绘文件出错的机率,也不利于这个封装的循环使用。
0 F* [% S( o0 x& H1 G6 ?( m+ J7 Q9 U

该用户从未签到

943#
发表于 2013-11-26 10:23 | 只看该作者
jimmy 发表于 2013-11-25 09:48
5 o! L2 V# w  W如果原封装是最大层,使用时也需要设置为最大层。* D" l5 Q8 @- h% Q' u- P5 c
( f' Y! i5 D  Q8 ^& `3 E# o5 T
做库时不建议使用最大层,没有这个必要。

" e$ m! |1 [; O# H# IJimmy请问下这个是什么原因啊?在layout中器件不能移动,选中之后就放不下了,在rounter中出现了截图所示的那种情况

QQ截图20131126100822.png (12.4 KB, 下载次数: 10)

QQ截图20131126100822.png

QQ截图20131126100948.png (5.3 KB, 下载次数: 16)

QQ截图20131126100948.png

点评

DRO后,回车,再试。  发表于 2013-11-28 10:42

该用户从未签到

944#
发表于 2013-11-27 09:40 | 只看该作者
yanyeh89 发表于 2013-11-26 10:239 g! J+ G: z- T
Jimmy请问下这个是什么原因啊?在layout中器件不能移动,选中之后就放不下了,在rounter中出现了截图所示 ...
9 j; w; C. Y1 L& O6 x7 s
键入DRO后,回车。  P, v- o2 g8 R. w% }9 E

+ P$ z( `( I0 z; B2 {; N
  • TA的每日心情

    2019-11-20 15:36
  • 签到天数: 1 天

    [LV.1]初来乍到

    945#
    发表于 2013-11-28 11:32 | 只看该作者
    jimmy老师,看了IPC的板子,2 ?3 Y5 ^/ j7 p6 O

    / {) b, e) J$ F6 F看到上面DDR3的地址线A[0;14]分成了两组走线,* N' e8 Z. P) b- B
    1 v8 l% k# I2 _. [
    不是说地址线要在一组走线吗,有点疑惑

    点评

    同组。书上有详细介绍。  发表于 2014-1-22 09:01
    谁说要在一起走的?你让他帮你走。  发表于 2013-11-29 17:37
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-3 21:54 , Processed in 0.156250 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表