找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

886#
发表于 2013-5-9 15:48 | 只看该作者
本帖最后由 jimmy 于 2013-5-14 11:27 编辑
7 }# m" p0 j; T1 N7 [
beancurd 发表于 2009-1-17 00:36
8 e0 G) L- T) L' I" s我想问一下PADS 2007自带的preview.pcb的例子里,电源线、地线是怎么布的,整块板先从哪开始布线比较好?
( `! ]0 @: Z5 L- Z, X5 K1 [ ...

6 {: B2 U" m5 \" `* s3 d& l$ Z) I/ g0 E: R, ^
我第一次听说CAM平面。能讲解一下是什么意思吗?
% @7 L% v' I* L  i7 W+ c& m还是PADS里面专有的术语?求解
: C/ D3 {3 j. E4 \/ U7 c9 g
* V% W" ~: X* {# i9 ?: p; U- x9 z! x9 }7 C2 V' j0 \7 o( ~
jimmy回复:
  w8 c3 U2 w# k$ W  O0 M( F6 p9 l3 x. J+ e
CAM PLANE:负片平面层。
- n1 _1 x' e4 H: {! g) _- _
7 K0 W2 Z$ s/ ^% `! [- W负片:一般是我们讲的tenting制程,其使用的药液为酸性蚀刻) K/ a; P! D4 E' \: F' V

! O5 Z4 H5 k4 N, m9 ~5 g负片是因为底片制作出来后,要的线路或铜面是透明的,而不要的部份则为黑色的,经过线路制程曝光后,
+ E/ V2 r& ~! A) _. n9 y$ _1 E5 W, z: M0 ?
透明部份因干膜阻剂受光照而起化学作用硬化,接下来的显影制程会把没有硬化的干膜冲掉,0 S! a) d/ L, M2 ]* N4 e- v

. N( M( G8 {1 X7 _9 W于是在蚀刻制程中仅咬蚀干膜冲掉部份的铜箔(底片黑色的部份),' s" \: d: Z6 i8 d$ V5 K  e/ h

9 f4 i; L) G% r6 _  O& }9 I而保留干膜未被冲掉属于我们要的线路(底片透明的部份)。- c3 H9 {7 ]* D8 R5 P3 M4 _, C$ g
3 l  I: m7 ]& Q
在Allegro里正负片都可铺铜.而在PADS里正片可铺铜,负片不能铺铜。
& F9 u! a8 f# u. R) X) j3 T) b7 w0 h8 P
理解正片与负片,可以去看看以前照片和底片的关系,可以类比的。
5 T, N+ H0 V4 ~* I! B
$ ^* [1 b; c  z9 d5 M( ~, p. J3 Z5 |这样做是为了让计算机处理图片的时候尽可能的减少运算,
& s& w; l8 h4 [  C; J& |
) @& A5 y# r+ Z5 s图形运算很费时间的。3 A9 i3 ^- m9 z

; k+ }" m. h5 U& v" s  k7 k正片负片的运用,原则就是让处理的图形尽可能的少,并2 E; \( J$ s" `2 ]8 w: f5 b$ N
2 B) c1 I1 N7 U, s1 ]* F$ M
没有规定哪个layer一定要用正片或者负片。
7 W5 k; d/ z& j" h7 F% h7 T1 J
负片的好处:- f2 c5 M0 ^1 L

- [- k7 e7 R2 _2 y& y8 H# A(1)只需编辑antietch,就可以很方便地对铜皮进行处理,2 |4 r& d' q% v+ [
! g2 e# b. }0 C) `; ^
比如平面内缩、实现两个平面单点连接、变压器下面挖空...,
3 s  \  f- {+ o
8 x5 g' ~/ a9 V; u/ w& l进行这些操作都不需要编辑铜皮。
$ X3 @% [  G7 @' }1 ^) M8 a6 u
" h4 p8 E' z2 U+ \7 |: @" f(2)如果板内有多个电源,比如20个,铺20块电源铜皮的, ?' o- k/ _0 F( K' M
  f" z: N% K# z! h; P/ h+ f
时间将会远多于用负片操作,铺正片铜皮难免会修修补补,
( j/ p0 K3 V0 ?( f
+ d+ B- S% K4 g$ K, y# N" y而编辑antietch就太轻松了。8 q9 a' H# @! h) \6 A

; c# y+ [! d7 ^% l+ T(3)一般来说,负片的PI性能会好于用正片,电源也是信- C$ p+ D4 F( R
# O& g0 j: m) k4 e
号参考平面之一,20块电源铜皮,如何保证像antietch一样7 z+ i$ y7 v; |
' o. {4 G3 E! f
等间距?即使做出来,也要费不少力气吧?& n6 ^+ Y- W' C0 E/ l: F# E; p" K3 V# Z

4 ?0 j6 L' g/ j$ \# I" v3 `: s& }& ]9 P( i: f  C% H4 e
总的来说,画大板,用负片。

该用户从未签到

887#
发表于 2013-5-10 14:46 | 只看该作者
ACTODC 发表于 2010-11-8 17:10
% k( g( b) x+ S: c2 X我也是在刚学PADS2007,一下子真的不知道怎么下手呢,有没有这方面的资料或者指导呢,良好的习惯应该是从一开 ...

7 Y" U: i6 D' t7 t/ H% w我第一次接触PADS就直接做项目。画线有人指点了一下。具体设置问题就是有一块别人画好的板子,我拿来照葫芦画瓢。最近还是感觉欠缺点东西就找到了EDA365.

该用户从未签到

888#
发表于 2013-5-10 16:03 | 只看该作者
qingwa32 发表于 2011-6-22 17:11 ( {+ @7 a! d# ~% a) _
斑竹:在allegro中作封装的时候把所有与丝印层有关的都放置在silkscreen top中,但是pads中为什么都要放置在 ...

  K* D7 o1 M4 o* m& B, W在PADS中最好把丝印相关的(特别是零件的外框一定要放在ALL LAYER中),如果放在silkscreen top中,做单面板还好些不会有问题;如果是多层板一旦把器件放在底层出gerber时就会看不到器件的外框。

点评

出光绘漏选了丝印层。  发表于 2013-5-14 11:28

该用户从未签到

889#
发表于 2013-5-13 11:12 | 只看该作者
请问
$ s( W7 u. s* y0 X! \6 _, N; \$ a我使用PADS2007,在router中 一对差分线如何同时走蛇形?(单根线走蛇形我知道怎么操作)
0 Y3 ?9 K* W0 j1 @+ V1 P! F感谢!

点评

Jimmy第五期网络培训资料-差分线的布线及等长技巧 https://www.eda365.com/forum.php?mod=viewthread&tid=38012&fromuid=1147  发表于 2013-5-14 11:29

该用户从未签到

890#
发表于 2013-5-14 04:41 | 只看该作者
在刚开始搞一些比较复杂的板子的时候,比如说手机板。有没有遇到感觉走线困难的情况?" i8 @/ ^: V. Q' @5 ]
板子比较小时,总感觉布线困难,有时走的乱糟糟的,看别人走的很整齐。8 B: n/ d2 j6 |3 K
我是在ROUTER里面走的,看着大概搞的来,就开始走线,让他自己推挤,不知道这样是不是合适?( N! X! t' d, C" O" W
求指教.

点评

慢慢从中积累经验。走线前需要提前规划好每一层的走线信号。  发表于 2013-5-14 11:29

该用户从未签到

891#
发表于 2013-5-15 23:34 | 只看该作者
本帖最后由 jimmy 于 2013-6-3 11:13 编辑 % [7 q: c* h+ n
yaxis 发表于 2013-5-1 19:39
8 Q: J. E" a! D请教一下,如果一张原理图想在layout里对应分成两块小板,应该怎么弄?
: Z% U5 E  l  |* u! `) T

( L3 A, @1 ]* @# e9 z' r2 |' [- o
  w0 z9 s9 r: {0 o0 q5 y请教一下,如果一张原理图想在layout里对应分成两块小板,应该怎么弄?
! e/ B  y4 h& n& b! s4 O, V点评' N( q; n* l! [8 S2 Q
: X( t. C# n- C3 j
; R, l3 B8 ?) [1 t( ^& z
jimmy  把两个小板放在同一个PCB上。  发表于 2013-5-14 11:12! z6 N; g  l7 V( o3 d
# ^+ c* G  _$ t# S# w3 V
-----------------------------------------------------------6 a. F" y) x2 m/ \, ]6 \
但是pads layout里面只能画一个板框。
; n8 J" d9 N( a8 U& d1 G* D8 X一个板框怎么能放2个PCB?
7 m7 K; q2 c% |: s* A4 Y+ \% d$ z2 }# ?& c& S; Q* q1 T
- d: V2 a8 o# I9 ?* p8 L+ U7 H

$ E/ O+ a9 U/ ]" H/ d+ x- Cjimmy回复:
0 s5 [1 |9 U4 s% F5 M" w" E; i/ h
( V5 O) g3 C, h% U$ O$ L/ ]" b1 @两个板框都用all layer来实现。外形用all layer.% U3 M4 [5 w+ ]# a% ^' V1 z

3 e% q6 d  k& M$ o板框(主要用来约束灌铜用)可以这样做:

- p$ s$ Z% `5 A% W8 y6 e$ F
. Y" J6 o1 Y0 N% ^. k5 Y

该用户从未签到

892#
发表于 2013-5-20 21:16 | 只看该作者
本帖最后由 jimmy 于 2013-6-3 11:15 编辑 . }% R0 m; Q' N! z* q2 {" u6 }

" w9 f( t: a5 n  b. D各们大侠,请问怎样在做PCB板时不把元件位号做出来呢? + e' B+ x$ w0 B2 T

$ @( n& C1 ^- y1 l! S7 {8 A, K% e0 }1 E/ F$ B8 V, @* Z) J5 c; T
4 {/ J3 M2 ]5 W" u8 p
jimmy回复:出光绘时,丝印顶层和丝印底层的光绘如下图设置

7 S" ~: R$ c8 Z% z/ Z) v. i! k1 V1 j! v
$ A2 I1 J5 l3 ]
9 e$ [1 A% i) _- s& u
  • TA的每日心情
    开心
    2024-6-22 15:20
  • 签到天数: 20 天

    [LV.4]偶尔看看III

    893#
    发表于 2013-5-21 22:36 | 只看该作者
    Placement完成后发现BGA的IO很乱,在层数和板子尺寸限制下布线难度很大。请问楼主有什么好的方法或者工具能较快调整这些IO。以前一直在PADS中手工一个一个调太费时。谢谢啦!

    点评

    第一种方法:利用DX原理图的IO调整功能进行。 第二种方法:将线全部很顺的连接到BGA处用,利用ECO工具的交换管脚功能进行交换。  发表于 2013-6-3 11:20

    该用户从未签到

    894#
    发表于 2013-5-22 09:34 | 只看该作者
    PADS LAYOUT 9.5怎么导出网络表?

    点评

    report->power pcb v3.5 netlist  发表于 2013-6-3 11:23

    该用户从未签到

    895#
    发表于 2013-5-25 21:02 | 只看该作者
    学习来了    最近公司被查protel只能用pads了

    该用户从未签到

    896#
    发表于 2013-5-27 18:16 | 只看该作者
    红土乡情 发表于 2011-7-8 11:54 4 Z1 e  M: G/ Z" S. l. n! H- _
    是同一个asc文件,PADS9.0导入不只出现警告和错误问题,且打开后发现很多网络都没有了,真搞不懂,烦请LZ ...
    ; a7 Z4 K7 B7 h% g$ u# A
      s- S9 f2 a% M6 Q# z
    应该是原理上一个元件封装的引脚和PCB上的引脚有错开现象。比如原理上有引脚1,3没有2引脚,而PCB上的封装只有1 ,2引脚。因为我以前遇到过这样的情况。: n$ y, R7 g' e
    挖一下坟{:soso_e113:}

    该用户从未签到

    897#
    发表于 2013-5-30 16:40 | 只看该作者
    本帖最后由 jimmy 于 2013-6-3 11:28 编辑 ) {. R! R( B' p6 D! r0 V
    5 H$ f5 b& x9 a9 n
    求教jimmy 老师:- W" X7 \' v8 ]' H  {6 ^
       PADS多路并行走线能一起走么?像Mentor里就可以并行走线一起走,然后auto route,PADS9.5有这个功能么?
    7 s' D5 D- \' v1 `$ H' ^# o" ^' }/ q% i7 q7 `2 m
    . u5 `$ H* S: W. K: f
    jimmy回复:
    + P$ \# J2 ^8 s8 S. O. m1 n6 d( p0 b# U1 Y0 l
    ; _1 c3 E5 Z* e7 S$ z1 t, o

    0 \" N9 T; }7 {2 Y( n$ q1 i; V或者
    $ q( L6 m1 O6 d5 T" y7 o$ u; o3 J$ k5 K- E

    该用户从未签到

    898#
    发表于 2013-5-30 22:03 | 只看该作者
    还是迷惑,同问大师,你的网络飞线,怎么局部显示的。我的只有全部设置成NONE。然后选择要显示的设置显示才可以。可是我网络显示全部在右边添加了。而你的在左边后添加的。是有什么前置条件我没设置吗?
    4 Y  I, s' v6 I3 t0 V6 P. P还有就是怎样设置部分元件的焊盘空心?

    111.jpg (68.53 KB, 下载次数: 2)

    怎样设置

    怎样设置

    未命名.jpg (58.06 KB, 下载次数: 2)

    怎样设置

    怎样设置

    点评

    选中你要显示的net后,view nets ->将它们添加到右边去  发表于 2013-6-3 11:29

    该用户从未签到

    899#
    发表于 2013-6-5 10:11 | 只看该作者
    问个无聊的美观方面的问题,请问logic里面的各种字体怎么统一?比如下图元件的lable字体不统一。除了挨个修改有没有办法统一预先设置好?或统一事后更改?

    该用户从未签到

    900#
    发表于 2013-6-6 14:13 | 只看该作者
    可乐 发表于 2011-8-15 18:54 2 o  e7 ^5 B( V4 Z& k& j- d/ u5 s
    差分信号是一对大小相等而极性相反的对称信号,一般会用+,-来标识。

    " ?: j" n4 U* W  B差分信号好像是用N、P来标识的吧。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-3 23:28 , Processed in 0.156250 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表