找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11268|排名: 28 

推荐主题

通用异步串行接口UART详细介绍 2人参与 attach_img dragongfly 2022-8-26 09:43 2 245 Ele_insect 2022-8-26 14:21
将程序下载进FPGA中,是下载到哪里去了?? 2人参与 someone 2022-8-26 11:11 2 121 nocturne 2022-8-26 13:37
Verilog HDL设计(提高) 2人参与 attachment Allevi 2019-1-16 11:31 2 450 yupw24 2022-8-26 13:26
请教让一个值平稳缓升缓降(像电容充放电一样) 3人参与 elephant_ 2022-8-25 15:10 3 167 someone 2022-8-25 16:37
基于Verilog HDL的有限状态机之FSM的Verilog HDL 设计的基本准则 3人参与 ulppknot 2019-6-18 14:31 3 327 雷北城 2022-8-25 16:02
基于FPGA技术实现与PC串行通信 2人参与 attachment A-Lin 2019-6-30 09:00 2 283 雷北城 2022-8-25 16:01
CPLD的IO可否接到电源和地? 2人参与 T_Ching 2022-8-25 11:19 2 152 oewqe 2022-8-25 15:12
PC通过串口传输图片到STM32 4人参与 we_happiness 2022-8-25 13:45 4 218 unfaithful2021 2022-8-25 15:07
CH341 USB总线转接芯片并口及同步串口说明手册 2人参与 STGing 2022-8-25 10:49 2 210 zhi_hui_zhou 2022-8-25 14:10
复杂数字逻辑系统的Verilog HDL设计方法简介 2人参与 attachment dragongfly 2022-8-25 10:46 2 150 zhi_hui_zhou 2022-8-25 14:08
CPLD jtag下载失败 2人参与 lili_qq 2022-8-24 16:11 2 129 itch 2022-8-24 17:22
基于 Actel FPGA 的 CoreFFT 应用 2人参与 attachment House 2019-6-10 07:30 2 314 雷北城 2022-8-24 15:47
超低功耗非易失性FPGA主攻手持式应用.pdf  2人参与 attachment House 2019-5-28 10:18 2 236 雷北城 2022-8-24 15:44
利用低功耗FPGA轻松开发便携式医疗成像应用  2人参与 House 2019-5-28 10:20 2 318 雷北城 2022-8-24 15:43
如何把以前写好的CPLD中的内容读出? 3人参与 fanA 2022-8-24 13:28 3 224 Blah 2022-8-24 15:04
fpga系统设计,数据延迟怎么处理? 3人参与 elephant_ 2022-8-24 13:45 3 172 whatever_ 2022-8-24 14:42
ModelSim使用教程:使用ModelSim进行设计仿真 3人参与 attachment STGing 2022-8-24 10:49 3 185 Dollche 2022-8-24 13:27
时序分析理论和timequest使用(中文) 2人参与 attach_img dragongfly 2022-8-24 10:46 2 180 Dollche 2022-8-24 13:23
one-hot码有什么特点,为什么FPGA适合用它? 2人参与 dream123 2022-8-24 11:24 2 141 qian211111 2022-8-24 13:22
锁相环的资料 57人参与 attachment recommend  ...23 234764218 2010-3-6 19:45 43 4446 Zhonghh 2022-8-23 19:01
买来的 Quartus II 中文教程 242人参与 attachment recommend heatlevel  ...2345 nanzhe 2010-1-7 10:50 71 11869 luoheng1971 2022-8-23 16:37
用于FPGA的多层次集成设计系统的设计与实现 2人参与 attachment Ferrya 2019-9-29 09:54 2 236 雷北城 2022-8-23 15:41
基于FPGA的新的DDS+PLL时钟发生器 4人参与 attachment A-Lin 2019-7-11 09:00 4 322 雷北城 2022-8-23 15:40
基于FPGA的多路同步实时数据采集方案设计与实现 4人参与 attachment Taio 2019-9-2 09:13 4 298 雷北城 2022-8-23 15:39
比较基于查找表的fpga和cpld系统在结构和性能上有何不同? 3人参与 新人帖 T_Ching 2022-8-23 13:50 3 137 choose521 2022-8-23 15:30
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-6 03:18 , Processed in 0.093750 second(s), 14 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块