本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › Verilog HDL设计(提高)
返回列表 发新帖
查看: 442|回复: 2
打印 上一主题 下一主题

Verilog HDL设计(提高)

[复制链接]
Allevi
  • TA的每日心情
    开心
    2019-11-19 15:19

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2019-1-16 11:31 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    本帖最后由 Allevi 于 2019-1-16 11:33 编辑
    ! A5 ~+ M& g4 Z1 a2 D; |
    8 g* ^7 g7 T$ o  ZVerilog HDL设计(提高)
    8 s: H: K, _1 h! L! {7 B) U2 ~/ F. z Verilog HDL设计(提高).rar (12.44 MB, 下载次数: 1)

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    yupw24
  • TA的每日心情
    奋斗
    2025-7-15 15:17

    • 签到天数: 705 天

    [LV.9]以坛为家II
    3#
    发表于 2022-8-26 13:26 | 只看该作者
    感谢楼主，学习了

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-22 03:35 , Processed in 0.125000 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表