EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34074|排名: 2

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 51 52 53 545556 57 58 59 ... 1363 / 1363 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


same net line to line drc部分不出现请教 4人参与	jordanli22 2023-10-26 15:40	4 776	jordanli22 2023-10-30 16:52
allegro适配高分屏字体太小 4人参与	wo000he 2023-10-30 11:23	4 865	Jeffrey6501 2023-10-30 16:47
cadence allegro 17.x 降版本到16.6的转换工具 11人参与 ...2	林果果 2022-12-15 09:14	16 2941	镇江张学友xzd 2023-10-30 16:45
大佬们只有ALLEGRO PCB图纸，无原理图无网表，怎么进行ECO,去修改单个PART的封装 7人参与	甜味弥漫呀 2023-10-24 00:14	17 793	pcb-doctor 2023-10-29 12:31
请教gnd ring环形shape的问题 9人参与	hn_cad_cwf 2023-10-27 09:47	7 897	jxhuanglj 2023-10-27 22:31
求助！Allegro 分板后，分板不显示网络名怎么办？ 4人参与	tt4661391 2023-8-4 08:49	3 666	MYFUTURE 2023-10-27 20:08
外置变压器的网络接口还要掏空嘛？？ 3人参与	mjq123 2023-10-18 23:06	3 1085	lc1234 2023-10-27 17:59
设置完T点不显示那个方框 3人参与	杰1111 2023-10-25 11:46	3 608	陈贰狗 2023-10-27 11:58
spb22.1 hotfix006, 7天有效 82人参与 ...2 3 4 5 6	tangqianfeng 2023-8-15 12:06	83 4288	mazhuang627 2023-10-27 10:56
DDR T拓扑结构分支布线描述 6人参与	musejianghui@16 2019-11-29 01:14	3 4136	MYFUTURE 2023-10-26 20:13
DDR正反对贴 5人参与	wudipk2010 2022-8-23 17:33	4 1267	梁山好汉 2023-10-26 17:55
pin delay的输入单位以时间为准还是以长度为准？ 8人参与	后青春继续传说 2023-10-13 16:03	17 2040	Dc2023060722a 2023-10-26 11:33
一块盲埋孔的PCB，在没法出钻孔层的情况下，如何查看各种类型laser via的数量？ 4人参与	leoyin 2023-10-7 11:20	3 602	leoyin 2023-10-25 20:17
有专门的命令或skill检查多余的重孔并删掉吗？ 6人参与	leoyin 2023-10-19 08:24	8 915	leoyin 2023-10-25 20:14
brd文件导出pdf文件时，能不能把网络名一起导出？ 2人参与	leoyin 2023-10-22 10:11	3 631	leoyin 2023-10-25 20:11
差分间距问题求助	webster_shen 2023-10-25 17:53	0 103	webster_shen 2023-10-25 17:53
求助allegro17.4sub-drawing报错 4人参与	FFya 2023-9-8 16:02	5 770	Dc2023091454a 2023-10-25 15:35
Allegro17.2和16.6不能同时安装吗？ 26人参与 ...2	micgieo 2019-10-9 12:16	23 8906	Dc2023091454a 2023-10-25 09:58
SI9000内层阻抗计算H1取值问题 5人参与	w_w 2023-4-25 12:06	6 1101	MYFUTURE 2023-10-24 19:47
还差一点贡献 6人参与	guoguo332211 2023-10-19 11:20	6 540	COYGASENAL 2023-10-24 17:55
allegro问题求助 5人参与	gopher 2023-10-23 17:12	7 480	gopher 2023-10-24 15:21
请教下阻抗计算问题 6人参与	daxueseng 2023-10-23 15:38	6 559	yinxiebang 2023-10-24 10:23
钻孔输出不出来，每次提示这个错误，请教各位怎么解决呀 4人参与	yixin 2023-10-19 22:53	4 810	qinhappy 2023-10-24 09:17
为什么pcb导入华秋DFM显示掏空的地方掏空了，Gerber文件导入显示没掏空？？ 3人参与	mjq123 2023-10-22 23:29	3 618	aarom 2023-10-23 15:43
求问ddr4设计中ZQ信号和TEN信号的布线要求 4人参与	Dc2023060722a 2023-10-18 11:37	6 1236	Jamie_he2015 2023-10-23 10:35