EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 2 |主题: 34029|排名: 2

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 52 53 54 555657 58 59 60 ... 1362 / 1362 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


cadence原理图怎么屏蔽电路编译 2人参与	rete0786 2023-9-26 13:49	2 603	hpx920312 2023-9-28 15:06
配置CIS数据库器件库	shelly_eda 2023-9-28 11:42	0 706	shelly_eda 2023-9-28 11:42
win11上装的allegro有蓝色底色 7人参与	小秋2013 2023-8-1 10:56	13 982	tangqianfeng 2023-9-27 13:13
pcb设计规范编写 11人参与	ann_wz 2023-7-31 13:59	14 1398	cary_wang 2023-9-27 10:31
盘中孔的问题 13人参与 ...2	王小白 2023-9-13 11:22	23 1437	cary_wang 2023-9-27 10:26
阻抗 8人参与	ann_wz 2023-9-22 14:37	10 954	pcb-doctor 2023-9-26 22:35
spb14.40.037,7天有效 34人参与 ...2 3	tangqianfeng 2023-9-20 20:41	34 1335	zc333 2023-9-26 17:53
高压板材击穿问题 6人参与	lou1232003 2022-11-2 10:59	6 1013	panyq 2023-9-26 16:04
ddr只有一个参考平面能行嘛? 8人参与	mjq123 2023-9-20 10:52	7 750	614088317 2023-9-26 10:31
export"IPC-D-365"的 Warning与Error 32人参与	黑月 2010-5-19 21:16	12 7309	EagleJi 2023-9-25 16:29
规则创建时拓扑提取显示了过孔长度和走线长度，无法添加，需要去除 1人参与	yaoxiao0302 2023-9-25 10:57	1 354	yaoxiao0302 2023-9-25 10:58
Allegro导入dxf看不到图层 5人参与	lan57 2023-9-22 15:54	6 1346	304495297 2023-9-24 10:36
焊盘上的过孔识别 1人参与	周末双休 2023-9-22 16:49	1 506	upya 2023-9-23 16:56
哪位大神有器件间距与最大电压的IPC标准文件分享一下吗？谢谢！ 4人参与	leoyin 2023-9-21 19:45	4 776	isrca01 2023-9-22 14:17
求助，pcb试产出现很多不良 7人参与	wudipk2010 2023-9-20 16:32	9 658	ann_wz 2023-9-21 17:35
Not On A Net, Boundary/All 删除不了, 5人参与	wolf343105 2023-9-20 20:25	7 761	gcy041985 2023-9-21 15:43
allegro通孔焊盘不显示钻孔符号，该如何解决？ 2人参与	dahe_2005 2023-9-21 11:40	2 909	dahe_2005 2023-9-21 15:41
pcb和原理图怎么设置单向联动？ 3人参与	w_w 2023-9-19 13:52	3 677	后青春继续传说 2023-9-21 15:33
Segments Over Voids 自动查跨分割 1人参与	fa888 2023-9-21 11:25	1 566	七彩雨 2023-9-21 15:08
allegro 默认的器件高度在哪儿设置？ 4人参与	周末双休 2023-9-7 15:27	4 1086	tangqianfeng 2023-9-21 14:39
2.4G PCB天线 13人参与	不要命的荨麻草 2017-1-19 09:36	16 2081	wangyu88808 2023-9-20 16:33
allegro中如何跨IC做等长？ 11人参与	Abracadabra 2023-9-9 16:04	12 675	wangyu88808 2023-9-20 15:54
如何在设计封装的时候添加一个导电 shape , 并预先分配好网络 2人参与	Draculanj 2023-9-19 16:49	1 534	dzkcool 2023-9-20 09:57
求助：allegro17.4 ENV文件总是被重置 9人参与	萧翔 2023-6-2 16:11	10 1321	jxhuanglj 2023-9-19 20:01
17.2经常SAV 2人参与	lilinsen 2023-9-14 14:42	2 610	bbj 2023-9-18 16:54