EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 3 |主题: 34007|排名: 8

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


allegro 如何导入pads logic的网表	mybird 2008-7-31 16:48	0 1115	mybird 2008-7-31 16:48
请教：打开allegro时的报错	btgcht 2008-7-31 16:02	1 1958	lunahan 2008-7-31 16:33
allegro双击打开是提示内存不能为“read”，大家说说这个问题该怎么解决？	lofeng 2008-7-29 21:40	12 1768	lofeng 2008-7-31 15:49
请教：移动元器件的时候如何显示鼠线	jinxinyu 2008-7-30 17:14	2 1616	lunahan 2008-7-31 14:03
生成光绘文件出错	laodao315 2008-7-31 13:23	0 1308	laodao315 2008-7-31 13:23
谁知道Allegro PCB Editor16.01 在哪里设置drc呀	xwy 2008-7-29 15:20	5 2444	xwy 2008-7-31 11:27
Allegro Design Entry HDL原理图库如何重复利用？	hw10425 2008-7-30 15:24	2 2150	hw10425 2008-7-31 10:38
请问怎么得到器件的IBIS模型？	btgcht 2008-7-28 11:52	3 1282	towner 2008-7-31 09:34
请教铺铜避让的问题	xwy 2008-7-30 14:19	3 1399	xwy 2008-7-31 08:46
设置间距的困惑	adwordslai 2008-7-30 15:58	5 1258	oostilloo 2008-7-31 07:47
allegro怎么制作mark点？ 1人参与	yonshosing 2008-7-20 13:11	2 4360	scofiled 2008-7-30 20:45
导入网表出错	51video 2008-7-29 19:34	7 1443	yuzengshu 2008-7-30 18:06
到底是Allegro好用还是Expedition好用?	steven_pcb 2008-7-30 16:37	3 1974	yuzengshu 2008-7-30 17:35
请问一下生成ARTWORK的正片与负片有什么区别呀	snow118 2008-7-28 11:03	4 1515	snow118 2008-7-30 16:56
artwork文件的SOLDERMASK导入ALLEGRO为什么没东西呀	snow118 2008-7-25 15:31	5 2401	snow118 2008-7-30 16:54
给电源及地网络赋值时的警告问题	oleole 2008-7-30 15:38	1 1002	adwordslai 2008-7-30 15:51
生成光绘文件时的问题	lovelyday 2008-7-30 11:06	3 1322	lovelyday 2008-7-30 13:58
在VISTA下，SPB16.0不能UPDATE SYMBOLS ！！	reval 2008-7-29 10:56	3 1345	steven 2008-7-30 13:19
请教gerber格式	docow 2008-6-30 14:05	8 2757	reval 2008-7-30 10:33
[原创]VERYCD上的CADENCE15.7安装方法	km_zzy 2008-7-30 09:13	0 2861	km_zzy 2008-7-30 09:13
为什么导artwork的时候出现这个情况？	aesther 2008-7-29 21:40	1 1034	oostilloo 2008-7-30 08:03
单位出错讨论	root 2008-7-28 22:56	5 1175	hoho2008 2008-7-30 01:34
帮忙看看这个小方块是什么.	lunahan 2008-7-29 14:28	2 1237	lunahan 2008-7-29 14:35
高手帮忙加急	zhaoriBYR 2008-7-27 10:53	5 2475	wolfwang 2008-7-29 13:20
16.0_CAPTURE CIS问题	caitinly 2008-7-29 08:24	3 1426	reval 2008-7-29 12:31