|
|
在数字电路中,是否是高频电路取决于信号的上升沿和下降沿,而不是信号的频率。
- |1 ~2 p6 s- P, q' [公式:F2 =1/(Tr×π),Tr为信号的上升/下降延时间。 F2 > 100MHz,就应该按照高频电路进行考虑,下列情况必须按高频规则进行设计/ W& [" v; Y' Z* O8 t& u" {$ B
–系统时钟频率超过50MHz* \) q. ]4 R4 l
–采用了上升/下降时间少于5ns的器件" a3 }( A; g: r0 v) h E
–数字/模拟混合电路; r* G, v5 t. M2 m
逻辑器件的上升/下降时间和布线长度限制上升/下 主要谐波频谱分布 最大传输线最大传输' S4 v* N' g* w9 V/ i' T
降时间 Tr分量 F2=1/Fmax=10*距离(微带)线距离(微带线)πTr F2
y' t# e! P8 J$ Y4 ^ 74HC 13-15ns 24MHz 240 MHz 117cm 91cm
/ }) k$ @: e. ]2 O1 R W: ? 74LS 9.5ns 34 MHz 340MHz 85.5cm 66.5cm
7 _2 H6 |; f/ A# ?; i% X1 {! G 74H 4-6ns 80 MHz 800MHz 35 28 5 x+ e4 S7 c0 J* U
74S 3-4ns 106 MHz 1.1GHz 27 21
: j5 i' x, v0 b: {6 Y4 d 74HCT 5-15ns 64 MHz 640MHz 45 34 3 N% l/ M% o9 r; H
74ALS 2-10ns 160 MHz 1.6GHz 18 13 0 q; b& \% P. A; x3 D( r! R
74FCT 2-5ns 160 MHz 1.6GHz 18 13
0 Z- I, H3 ^( Q, y/ w! N 74F 1.5ns 212 MHz 2.1GHz 12.5 10.5 + k" S* ?8 M- I" R
ECL12K 1.5ns 212 MHz 2.1GHz 12.5 10.5 , B; q8 o4 D' I
ECL100K 0.75ns 424 MHz 4.2GHz 6 5 |
|