|
在数字电路中,是否是高频电路取决于信号的上升沿和下降沿,而不是信号的频率。5 g6 X9 {7 E$ K9 _
公式:F2 =1/(Tr×π),Tr为信号的上升/下降延时间。 F2 > 100MHz,就应该按照高频电路进行考虑,下列情况必须按高频规则进行设计7 T+ ]8 ?6 v; @+ K- _
–系统时钟频率超过50MHz/ J1 j- b! h* g/ i3 L+ s3 Y
–采用了上升/下降时间少于5ns的器件$ Z6 K# Z: a. ^4 U
–数字/模拟混合电路
) r6 O! I1 q+ p. x% q 逻辑器件的上升/下降时间和布线长度限制上升/下 主要谐波频谱分布 最大传输线最大传输
2 G! ` _+ ]/ @7 k$ V 降时间 Tr分量 F2=1/Fmax=10*距离(微带)线距离(微带线)πTr F2
g+ G `: F7 r 74HC 13-15ns 24MHz 240 MHz 117cm 91cm ( U/ f% \, I5 M+ I: L. d' e# j
74LS 9.5ns 34 MHz 340MHz 85.5cm 66.5cm
4 T+ V& Q" _/ X8 c4 M& A: h 74H 4-6ns 80 MHz 800MHz 35 28
: e$ ^9 k4 O" A; x" E" \ 74S 3-4ns 106 MHz 1.1GHz 27 21
" E5 c. l |" m: E' b) F( m6 v 74HCT 5-15ns 64 MHz 640MHz 45 34 $ K0 J' @* B4 Y5 m1 b$ q: y
74ALS 2-10ns 160 MHz 1.6GHz 18 13 & e" i3 U6 i9 B- b# Q; @5 H
74FCT 2-5ns 160 MHz 1.6GHz 18 13 , }! X2 y, |8 k8 p9 J3 c$ o
74F 1.5ns 212 MHz 2.1GHz 12.5 10.5 & R& y3 x# d8 \6 L, j4 q8 S
ECL12K 1.5ns 212 MHz 2.1GHz 12.5 10.5 8 @* [9 U; C' F% l; E P
ECL100K 0.75ns 424 MHz 4.2GHz 6 5 |
|