《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

xiesonny

顶一下楼主，厉害。

li_suny

zhongyiwaiting 发表于 2012-10-12 09:07
回复:
) I5 L0 b( Q3 N9 C2 S# V/ t如果是EE的设计，看是否是EE2005的网表流程，也会有这样的提示。EE2007以后基本不建议使用网表流 ...

; u4 n! m9 }" x$ S; h现在Mentor主推EE Flow，最新最好的功能首先在EE里实现，例如 Xtreme协同设计，埋阻埋容、柔性电路、盲埋孔自动布线、RF、键合线、腔体、芯片堆叠、SiP 封装设计等功能。
! _; x7 L3 U/ M- d  n( F
EN（Boardstation）太老了，比较难学，慢慢就会被放弃。
! b- i7 ?$ T% A4 Z+ s& t( EPads，主要还是面对低端用户，功能会有提升，但总会和EE拉开差距。

richardhjc

li_suny 发表于 2012-10-12 15:49
现在Mentor主推EE Flow，最新最好的功能首先在EE里实现，例如 Xtreme协同设计，埋阻埋容、柔性电路、盲埋 ...

) F: O% k% g  q  T: f% S0 n能否请帮忙看看15楼的问题？谢谢。

大个小眼

很好，很强大！

li_suny

回复15楼。
9 d6 k4 L5 y; w$ y4 p# _
8 Z* h. X; \  j  X5 C& [谢谢两位的回答。现在发现，以前的原理图是design capture设计的，但是EE7.9.3却没有这个工具，而DxDesigner打开design capture的一直有问题，不知道如何解决。
( d# S; Q' d1 x& U- k2 F0 ]- A7 aDxDesigner无法打开design capture的设计，需要转换，开始菜单 > 所有菜单 > Mentor Graphics SDD > Translators > DC2DX Translator，可以试一下。
顺便吐槽一下，EE这么高级的软件，使用上也不是很顺手。当然我是初学者。
  v; g5 D* H1 ]( R, H比如 plane assignment，布线后看不到，后来是用了别的方法看到的。
7 ^3 J' D( h, r4 w$ D' Y正常应该是在布线模式下看得到，不知你用了何种方法看到的？
display太多选项，不小心选择了minus display后，无法恢复到以前的。%
最好保存显示设置Save Scheme，也方便以后调用。
  i1 c* E( k6 k* L: _8 U6 w0 i( Tlayer的颜色层指定后，不知为何有时候自己改变。
有可能是Display Scheme变化造成的，调用自己保存的Scheme即可。
; R+ W- ~5 i, p' ^; v' M还有比较不爽的是，无法让每个net name显示出来，所以要看net name的时候，要逐一选择。我比较习惯pin上能够显示net name，这样在布局规划的时候，比较直观。
这个功能目前确实没有哦
. Q# N. U6 }0 y6 c% S  j/ K4 _然后desing capture brower，high light whole net，居然不能跨页，模糊搜索也不尽人意，sigh。
Desing capture不太熟悉，我接触的时候基本就是DX了。

richardhjc

7 ]4 x/ {7 t5 b" ]) S; H

li_suny 发表于 2012-10-14 20:36
回复15楼。
. O3 }$ n5 Z) L' `. w3 n
2 G2 Y3 n" a* s, c0 R  P谢谢两位的回答。现在发现，以前的原理图是design capture设计的，但是EE7.9.3却没有这个工具 ...

谢谢您的回答。
$ ], m+ }- a" E
2 s8 _" n# \4 a$ B1 Z; J) X( w比如 plane assignment，布线后看不到，后来是用了别的方法看到的。
3 F) [' ^) l8 x8 C正常应该是在布线模式下看得到，不知你用了何种方法看到的？
: F) B/ T4 h4 M, d' [+ {. I刚好PCB中有手动分割的plane，右键就可以看到plane assignment了。但是菜单栏的一直是灰色的。

li_suny

菜单栏的plane assignment是灰色有一种原因是设计不同步，即原理图和PCB不一致造成的。

richardhjc

li_suny 发表于 2012-10-15 23:53
& R: B' k& q0 F0 I/ S& F  [菜单栏的plane assignment是灰色有一种原因是设计不同步，即原理图和PCB不一致造成的。

' c# L: U, ?2 D# {$ {4 K$ H
% D+ V% T3 U0 r9 E3 m  L' J) }明白了，那也许是原理图用DC设计的，所以无法同步的关系。 谢谢。
另外请教一下，EE中有没有方便的方法可以查看PCB是否有环路的现象？

li_suny

richardhjc 发表于 2012-10-16 08:54
明白了，那也许是原理图用DC设计的，所以无法同步的关系。 谢谢。
1 h7 z, u: e. v另外请教一下，EE中有没有方便的方法 ...

7 \# e: m- P; ~" n& B/ |6 }
布线设置里有prevent loops,DRC检查里也有相关选项,可配合使用

richardhjc

li_suny 发表于 2012-10-16 13:15
4 d3 X, @2 l* r* c" }布线设置里有prevent loops,DRC检查里也有相关选项,可配合使用

) p* _2 [9 K! f2 S% P十分感谢你的回答。

soul_winds

li_suny 发表于 2012-10-16 13:15
布线设置里有prevent loops,DRC检查里也有相关选项,可配合使用

5 @, Q; P0 \- r+ vHi,li_suny!请问我在使用Expedition 7.9.3做add polygon的时候老是没有办法画直线如下图，是我在那里是指不对吗？新手，不好意思！

dzgking

画drawing的时候最好利用网格

dzgking

请教楼主，现在结合EE最好的仿真工具是ICX Pro还是Hyperlynx？哪个和CES结合更紧密？

li_suny

soul_winds 发表于 2012-10-17 11:34
, L  a! h3 T9 ~' ~% t, Z7 t. tHi,li_suny!请问我在使用Expedition 7.9.3做add polygon的时候老是没有办法画直线如下图，是我在那里是指 ...

建议你更改一下Drawing Grid 再试试。

li_suny

dzgking 发表于 2012-10-17 12:49
8 r. R8 r- x; `: |请教楼主，现在结合EE最好的仿真工具是ICX Pro还是Hyperlynx？哪个和CES结合更紧密？

! q/ P, R4 Y- J5 l0 p$ [( Z; F按理说ICX Pro和EE流程结合的更紧密，但现在Mentor主推的还是Hyperlynx，功能更全面也更好用。通过HyperLynx可生成约束模板CTE，然后再应用到CES。