《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

xiesonny

顶一下楼主，厉害。

li_suny

zhongyiwaiting 发表于 2012-10-12 09:07
回复:
如果是EE的设计，看是否是EE2005的网表流程，也会有这样的提示。EE2007以后基本不建议使用网表流 ...

现在Mentor主推EE Flow，最新最好的功能首先在EE里实现，例如 Xtreme协同设计，埋阻埋容、柔性电路、盲埋孔自动布线、RF、键合线、腔体、芯片堆叠、SiP 封装设计等功能。

EN（Boardstation）太老了，比较难学，慢慢就会被放弃。
Pads，主要还是面对低端用户，功能会有提升，但总会和EE拉开差距。

richardhjc

li_suny 发表于 2012-10-12 15:49
现在Mentor主推EE Flow，最新最好的功能首先在EE里实现，例如 Xtreme协同设计，埋阻埋容、柔性电路、盲埋 ...

! t" V/ z+ t) |6 @2 s( B9 F, z% c能否请帮忙看看15楼的问题？谢谢。

大个小眼

很好，很强大！

li_suny

回复15楼。

/ C7 G. B/ W+ \* W! R谢谢两位的回答。现在发现，以前的原理图是design capture设计的，但是EE7.9.3却没有这个工具，而DxDesigner打开design capture的一直有问题，不知道如何解决。
; x5 q0 W: R2 m/ o1 Z) nDxDesigner无法打开design capture的设计，需要转换，开始菜单 > 所有菜单 > Mentor Graphics SDD > Translators > DC2DX Translator，可以试一下。
顺便吐槽一下，EE这么高级的软件，使用上也不是很顺手。当然我是初学者。
! c" B0 j3 x1 O! D  f+ }1 K6 e: T6 Q比如 plane assignment，布线后看不到，后来是用了别的方法看到的。
正常应该是在布线模式下看得到，不知你用了何种方法看到的？
9 z$ d3 w9 u3 J5 l2 `display太多选项，不小心选择了minus display后，无法恢复到以前的。%
最好保存显示设置Save Scheme，也方便以后调用。
2 l* b# F5 k0 N( Q" o  wlayer的颜色层指定后，不知为何有时候自己改变。
有可能是Display Scheme变化造成的，调用自己保存的Scheme即可。
还有比较不爽的是，无法让每个net name显示出来，所以要看net name的时候，要逐一选择。我比较习惯pin上能够显示net name，这样在布局规划的时候，比较直观。
# S$ ~' @0 d9 l这个功能目前确实没有哦
然后desing capture brower，high light whole net，居然不能跨页，模糊搜索也不尽人意，sigh。
+ }6 @( L2 b6 L* uDesing capture不太熟悉，我接触的时候基本就是DX了。

richardhjc

li_suny 发表于 2012-10-14 20:36
回复15楼。

谢谢两位的回答。现在发现，以前的原理图是design capture设计的，但是EE7.9.3却没有这个工具 ...

2 ~4 Y  H' ~0 Y3 ?
谢谢您的回答。
. l* a6 ]% u, O: e" d
' M" W9 ~+ F7 M8 m! D1 g比如 plane assignment，布线后看不到，后来是用了别的方法看到的。
正常应该是在布线模式下看得到，不知你用了何种方法看到的？
3 A6 c6 ?$ }8 s4 l" n刚好PCB中有手动分割的plane，右键就可以看到plane assignment了。但是菜单栏的一直是灰色的。

li_suny

菜单栏的plane assignment是灰色有一种原因是设计不同步，即原理图和PCB不一致造成的。

richardhjc

li_suny 发表于 2012-10-15 23:53
菜单栏的plane assignment是灰色有一种原因是设计不同步，即原理图和PCB不一致造成的。

明白了，那也许是原理图用DC设计的，所以无法同步的关系。 谢谢。
3 S, i" |/ d( |另外请教一下，EE中有没有方便的方法可以查看PCB是否有环路的现象？

li_suny

richardhjc 发表于 2012-10-16 08:54
明白了，那也许是原理图用DC设计的，所以无法同步的关系。 谢谢。
另外请教一下，EE中有没有方便的方法 ...

; t  t- ~1 M, u& {# D3 e
/ Z9 p' N+ ?( n2 s' N2 R  L
布线设置里有prevent loops,DRC检查里也有相关选项,可配合使用

richardhjc

li_suny 发表于 2012-10-16 13:15
布线设置里有prevent loops,DRC检查里也有相关选项,可配合使用

十分感谢你的回答。

soul_winds

li_suny 发表于 2012-10-16 13:15
布线设置里有prevent loops,DRC检查里也有相关选项,可配合使用

% P" W) n( W6 G0 P$ `Hi,li_suny!请问我在使用Expedition 7.9.3做add polygon的时候老是没有办法画直线如下图，是我在那里是指不对吗？新手，不好意思！

dzgking

画drawing的时候最好利用网格

dzgking

请教楼主，现在结合EE最好的仿真工具是ICX Pro还是Hyperlynx？哪个和CES结合更紧密？

li_suny

soul_winds 发表于 2012-10-17 11:34
1 D/ g- [/ K7 ?  [+ Q$ UHi,li_suny!请问我在使用Expedition 7.9.3做add polygon的时候老是没有办法画直线如下图，是我在那里是指 ...

3 ?# v; K+ ~! q4 @" g) ~建议你更改一下Drawing Grid 再试试。

li_suny

dzgking 发表于 2012-10-17 12:49
3 C: W" Q1 Q, a5 o+ B$ V& Z请教楼主，现在结合EE最好的仿真工具是ICX Pro还是Hyperlynx？哪个和CES结合更紧密？

5 \9 m  P7 K; F' {; Q按理说ICX Pro和EE流程结合的更紧密，但现在Mentor主推的还是Hyperlynx，功能更全面也更好用。通过HyperLynx可生成约束模板CTE，然后再应用到CES。