找回密码
 注册
查看: 10348|回复: 56
打印 上一主题 下一主题

在DDRII和DDRIII中 VRAM部分placement方式 利弊简谈~

    [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-4-22 11:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
      因為 VRAM BGA 的placement的不同,造成 layout 和 tune equal length 的难易度也会不同。在此show 出两种 placement的方式,供大家参考。    一、在DDRII设计中
& v3 L: f# ~. t# ^  V
5 m9 m( _- r* O3 L5 ?9 O$ h7 m
- i, ?% h, k) C; k+ R第一种placement 方式:! U  {2 C' s9 ?4 s
      : y# F3 r7 b! c1 }+ q8 l5 M: I- T
     第二种placement 方式
9 M4 Z3 s6 U# J9 P; y  N     
: d; o, ~* I& f9 [) z( l 总结:以上两种placement方式所佔据的空间大致相同,第一种方式在Y轴需要更多的空间;第二种方式则在X轴方向会佔据更多的空间,但它节省了Y轴上的空间。. y: H! s8 S; i- o
        在拉线方面,第一种方式data组内的长度相差不多,但group 与group之间相差很大(这点尤其在DDRIII时表现很突出);第二种方式 group 与group之间 的长度相差不大,但 data组内则相差较多。
: [% G7 }/ i, D( m% F2 k         而address也是各有千秋。因為DDRII的Address pin在小BGA的一端,因此第一种方式address的路径上不会有data挡路;而第二种方式则会必须从小BGA外面绕,但接小BGA的那一段可以直接用表层接,整段trace会小一颗via,少换一次层,且等长较好tune。
/ Q9 s2 L+ z8 |) G

评分

参与人数 8贡献 +26 收起 理由
lixc2008 + 5
heweishuai78 + 2
ymf2529 + 5 辛苦了!
summmmmm + 2 辛苦了
alewe + 2 感谢分享
zyunfei + 4 感谢分享
zlei + 4 辛苦了!
fromnow + 2 LZ辛苦

查看全部评分

该用户从未签到

2#
 楼主| 发表于 2011-4-22 11:44 | 只看该作者
回复 天使旋律 的帖子
, E! o" A3 o  T2 K) e2 i4 ?( G
5 \( r' _! C( a: d, K' G1 C二、在DDRIII设计中:第一种placement方式:
7 u7 f/ L8 A& K8 }4 A9 s8 o 7 J/ B; Z, A* I% O; o6 `0 a

! \) N/ o7 p& M, w- \- l第二种placement 方式:
4 f1 h: Y; I/ ~) z " Z3 ]- Z, Z0 G& ]3 M7 c1 D2 B
" j# ?& w) I0 n' a* `( u* }, o6 F
总结:以上两种placement方式所佔据的空间差别较大,但第一种方式在Y轴需要更多的空间;第二种方式则在X轴方向会佔据更多的空间,但它节省了Y轴上的空间。: d: c6 O+ i! l! ^& I
        这两种placement方式的最大差别还是在拉线和调等长的时候表现出来。
* x0 c7 a2 N+ r% @         data 方面,它的pin define与DDRII是有区别的,整个Group是完全集中的。第一种方式Group I 与Group II的长度误差大概在800mil左右;而第二种方式可以减少这方面的局限。" h  S( M. R& \% N+ I7 x* Q4 u
         addres 方面,第二种方式的优点更加明显,不但比第一种方式少一颗via,少换一次层,且用表层可以使两个小BGA 直接相连。且等长不用说也可以很容易做到。5 P/ h& f& h) z' A' y3 q
' q0 y4 }4 l3 ?9 m+ L& N. B
     如下图:  L* a4 R4 i4 c7 S4 F( ]3 b
   
: s9 Z0 t9 J/ N% s- s; F" R# `! U按照上图的placement方式,每个小BGA data中的三个group可以走在同一层,另外一个group 可以与address走一层。且等长也较easy!# n. r  J$ T' a! d2 |
       也许,这对Cost down 来说是一个不小的福音!!!
! K4 Z0 t: _8 S" F) e9 \        而第一种的placement方式,对拉线和等长都有不小的难度,用四个内层还走得那麼辛苦,
9 G( C  F6 o( I' S7 w如下图  f: _; Q# g' E, L+ t- M

' o' S4 ]/ e$ _ 7 v6 n( w# i( s: H+ _8 ?6 c! I
9 s  @+ u" ~; ?

# K2 b3 S7 ^( J; ~8 h' }, j( l  K: G# b( q9 n) Q- k
弦外之音,抛砖引玉:
; M& M. ]& u5 B GDDRIII共用Address和 Command的小BGA Data 可以swap,swap方式如下:, W: L$ p3 R# N) Q: W' l& {7 V
          同一BGA的data group可以换,但必须保証DQS/DM的pin 互相对应。
/ ~8 Z) }5 N3 l+ I, a* c9 h' Y          同一group的data net 可以互换。8 W$ M. j3 p7 S( [) s2 f: \
, v" u2 P: }7 g# L. z

点评

不错  发表于 2012-1-31 11:38

评分

参与人数 2贡献 +7 收起 理由
fromnow + 2 原创内容
winricky + 5 感谢分享,解释的很棒

查看全部评分

  • TA的每日心情
    郁闷
    2019-12-19 15:11
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    3#
    发表于 2011-4-22 11:49 | 只看该作者
  • TA的每日心情
    开心
    2024-4-9 15:28
  • 签到天数: 18 天

    [LV.4]偶尔看看III

    4#
    发表于 2011-4-22 13:13 | 只看该作者
    结论呢?

    该用户从未签到

    5#
     楼主| 发表于 2011-4-22 13:26 | 只看该作者
    回复 wzh6328 的帖子% H, K$ H4 D) z: O- l4 p0 D- i( @5 L
    7 H5 n! A. X  A" X* B
    结论就是,在DDRIII元件的place,推荐第二种placement方式;至于DDRII设计,两种情况都有自己的利弊,看自己的想法了,呵呵~

    该用户从未签到

    6#
    发表于 2011-4-22 17:52 | 只看该作者
    LZ辛苦,很直观,很强大~

    该用户从未签到

    7#
    发表于 2011-4-23 15:24 | 只看该作者
    :victory:

    该用户从未签到

    8#
    发表于 2011-4-23 20:45 | 只看该作者
    LZ辛苦了

    该用户从未签到

    9#
    发表于 2011-4-23 21:18 | 只看该作者
    lz强大啊

    该用户从未签到

    10#
    发表于 2011-4-24 11:38 | 只看该作者
    不错

    该用户从未签到

    11#
    发表于 2011-4-24 11:45 | 只看该作者
    太棒了,最需要的就是这种复杂器件的place经验

    该用户从未签到

    12#
    发表于 2011-4-24 12:06 | 只看该作者
    不错.很有启发意义.

    该用户从未签到

    13#
    发表于 2011-4-25 15:49 | 只看该作者
    学习中,感谢楼主分享

    该用户从未签到

    14#
    发表于 2011-4-25 21:59 | 只看该作者
    只要层数够,怎么摆都行

    该用户从未签到

    15#
    发表于 2011-4-26 09:20 | 只看该作者
    回复 CAD_SI 的帖子; ~3 P1 B6 i# v( ~

    # c7 S$ O9 V, P/ Y7 A, |$ Z# ~- d/ e呵呵,如果这么说,那么如果工厂不考虑亏本,买方不考虑消费,还用我们设计做什么?
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-23 05:52 , Processed in 0.125000 second(s), 33 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表