找回密码
 注册
关于网站域名变更的通知
查看: 10709|回复: 56
打印 上一主题 下一主题

在DDRII和DDRIII中 VRAM部分placement方式 利弊简谈~

    [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-4-22 11:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
      因為 VRAM BGA 的placement的不同,造成 layout 和 tune equal length 的难易度也会不同。在此show 出两种 placement的方式,供大家参考。    一、在DDRII设计中0 Y8 s# i7 `2 d2 q# B% I5 k
# ?1 X) }- v6 P
( T. O6 c3 W8 M: O" e2 z+ H' Y& p6 K% N
第一种placement 方式:! A1 Z# Q" _( O9 O
      # D6 Q) J3 R6 H& K
     第二种placement 方式* y8 J: R2 \4 O9 L$ f
     
8 ^2 D, n3 }% E 总结:以上两种placement方式所佔据的空间大致相同,第一种方式在Y轴需要更多的空间;第二种方式则在X轴方向会佔据更多的空间,但它节省了Y轴上的空间。3 p6 z2 Z" v* E! c# K+ T
        在拉线方面,第一种方式data组内的长度相差不多,但group 与group之间相差很大(这点尤其在DDRIII时表现很突出);第二种方式 group 与group之间 的长度相差不大,但 data组内则相差较多。0 V, P& D  Q* i7 o' B4 O% h
         而address也是各有千秋。因為DDRII的Address pin在小BGA的一端,因此第一种方式address的路径上不会有data挡路;而第二种方式则会必须从小BGA外面绕,但接小BGA的那一段可以直接用表层接,整段trace会小一颗via,少换一次层,且等长较好tune。
  Y8 M/ k* x: u' ]/ ~1 z& |$ k' r" {

评分

参与人数 8贡献 +26 收起 理由
lixc2008 + 5
heweishuai78 + 2
ymf2529 + 5 辛苦了!
summmmmm + 2 辛苦了
alewe + 2 感谢分享
zyunfei + 4 感谢分享
zlei + 4 辛苦了!
fromnow + 2 LZ辛苦

查看全部评分

该用户从未签到

2#
 楼主| 发表于 2011-4-22 11:44 | 只看该作者
回复 天使旋律 的帖子
& F0 |3 T+ a0 |3 j  T3 ?8 ?
. D$ }  @; H7 n, U) O二、在DDRIII设计中:第一种placement方式:
. s; r( ^* `. l , Z6 K/ E! i; X

4 h  ?$ b+ \# y  ]' h0 a第二种placement 方式:
2 ]7 f/ e0 S# P! z* J" Z
0 T- v( {# T" b' X

( [+ t0 }8 x2 C总结:以上两种placement方式所佔据的空间差别较大,但第一种方式在Y轴需要更多的空间;第二种方式则在X轴方向会佔据更多的空间,但它节省了Y轴上的空间。
- V1 p! D* A8 g        这两种placement方式的最大差别还是在拉线和调等长的时候表现出来。# w, ]3 a* ~+ N3 E+ E8 x! I
         data 方面,它的pin define与DDRII是有区别的,整个Group是完全集中的。第一种方式Group I 与Group II的长度误差大概在800mil左右;而第二种方式可以减少这方面的局限。
6 X: t8 t5 A* d% v         addres 方面,第二种方式的优点更加明显,不但比第一种方式少一颗via,少换一次层,且用表层可以使两个小BGA 直接相连。且等长不用说也可以很容易做到。2 N( d* ?% E: Z4 G, O2 r' }+ G% [
" @2 \- t6 q- x4 a5 g8 {9 N
     如下图:9 r$ f2 e- Q1 y0 m( Q
   
4 @8 V' b$ T3 b& e% D" C5 Z# \按照上图的placement方式,每个小BGA data中的三个group可以走在同一层,另外一个group 可以与address走一层。且等长也较easy!
. Q3 ?& y  B! I3 I) g/ }       也许,这对Cost down 来说是一个不小的福音!!!
3 T# W2 c6 Z3 Y) U- g8 f/ f& A        而第一种的placement方式,对拉线和等长都有不小的难度,用四个内层还走得那麼辛苦,0 E5 v5 ~3 e, f, Q; E
如下图/ Z: U# h$ H, O% X, u1 N  j" b: n
6 q* z) f2 e3 f, P$ p8 S
; S. X! w# H0 W0 ?* u; P

8 s4 s4 ^& S- j9 Y  D. ]5 J- m ' H$ n/ E  F- I8 V8 G9 o) `( o

% C: R5 n" L. }' S5 T& p% q; h弦外之音,抛砖引玉:( p/ U4 L3 x. ?+ `2 k: V! O; ~
GDDRIII共用Address和 Command的小BGA Data 可以swap,swap方式如下:  c1 W+ A1 b( o
          同一BGA的data group可以换,但必须保証DQS/DM的pin 互相对应。7 ^7 |  m, |4 U3 ~" A  k* f
          同一group的data net 可以互换。
1 Z1 F8 Q: u- Y; T" E
0 Z5 v+ Z2 A! v; Y1 d$ ?# Q) O/ O

点评

不错  发表于 2012-1-31 11:38

评分

参与人数 2贡献 +7 收起 理由
fromnow + 2 原创内容
winricky + 5 感谢分享,解释的很棒

查看全部评分

  • TA的每日心情
    郁闷
    2019-12-19 15:11
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    3#
    发表于 2011-4-22 11:49 | 只看该作者
  • TA的每日心情
    开心
    2025-6-11 15:53
  • 签到天数: 19 天

    [LV.4]偶尔看看III

    4#
    发表于 2011-4-22 13:13 | 只看该作者
    结论呢?

    该用户从未签到

    5#
     楼主| 发表于 2011-4-22 13:26 | 只看该作者
    回复 wzh6328 的帖子
    6 \  g1 z+ Q- O: B# @: a- {# G# e2 X! s2 t3 t
    结论就是,在DDRIII元件的place,推荐第二种placement方式;至于DDRII设计,两种情况都有自己的利弊,看自己的想法了,呵呵~

    该用户从未签到

    6#
    发表于 2011-4-22 17:52 | 只看该作者
    LZ辛苦,很直观,很强大~

    该用户从未签到

    7#
    发表于 2011-4-23 15:24 | 只看该作者
    :victory:

    该用户从未签到

    8#
    发表于 2011-4-23 20:45 | 只看该作者
    LZ辛苦了

    该用户从未签到

    9#
    发表于 2011-4-23 21:18 | 只看该作者
    lz强大啊

    该用户从未签到

    10#
    发表于 2011-4-24 11:38 | 只看该作者
    不错

    该用户从未签到

    11#
    发表于 2011-4-24 11:45 | 只看该作者
    太棒了,最需要的就是这种复杂器件的place经验

    该用户从未签到

    12#
    发表于 2011-4-24 12:06 | 只看该作者
    不错.很有启发意义.

    该用户从未签到

    13#
    发表于 2011-4-25 15:49 | 只看该作者
    学习中,感谢楼主分享

    该用户从未签到

    14#
    发表于 2011-4-25 21:59 | 只看该作者
    只要层数够,怎么摆都行

    该用户从未签到

    15#
    发表于 2011-4-26 09:20 | 只看该作者
    回复 CAD_SI 的帖子6 ~* c* z2 _3 ]! K6 H$ u; N

    + s7 F3 P5 U8 {+ k, F2 B呵呵,如果这么说,那么如果工厂不考虑亏本,买方不考虑消费,还用我们设计做什么?
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-9-27 16:19 , Processed in 0.156250 second(s), 33 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表