找回密码
 注册
楼主: CarryZ
打印 上一主题 下一主题

在DDRII和DDRIII中 VRAM部分placement方式 利弊简谈~

    [复制链接]
  • TA的每日心情
    开心
    2021-10-15 15:16
  • 签到天数: 1 天

    [LV.1]初来乍到

    46#
    发表于 2011-11-2 11:31 | 只看该作者
    绝对的好文章,学习很多,谢谢
  • TA的每日心情
    开心
    2022-4-8 15:49
  • 签到天数: 125 天

    [LV.7]常住居民III

    47#
    发表于 2011-11-2 14:22 | 只看该作者
    学习!

    该用户从未签到

    48#
    发表于 2011-11-4 22:30 | 只看该作者
    不同BGA的数据组能不能换,同在32位内?

    该用户从未签到

    49#
    发表于 2011-11-5 08:17 | 只看该作者
    楼主辛苦了、谢谢分享哈、
  • TA的每日心情
    开心
    2024-5-31 15:50
  • 签到天数: 19 天

    [LV.4]偶尔看看III

    50#
    发表于 2011-11-5 08:34 | 只看该作者
    赞一个

    该用户从未签到

    51#
    发表于 2011-11-7 09:33 | 只看该作者
    真不错,lz辛苦了

    该用户从未签到

    52#
    发表于 2012-1-30 16:16 | 只看该作者
    感谢楼主分享经验。

    该用户从未签到

    53#
    发表于 2012-1-31 00:01 | 只看该作者
    非常感谢楼主分享这些布局经验

    该用户从未签到

    54#
    发表于 2012-1-31 08:42 | 只看该作者
    不同的方法及多方法的讲解有利于灵活的运用。谢谢楼主

    该用户从未签到

    55#
    发表于 2012-1-31 14:33 | 只看该作者
    DDR3还没有开始设计,受教了。/ t$ k. A8 {7 H% }6 h6 B5 V8 x
    对于DDR2来说另种差不多,展示下我的4片DDR2对贴设计。3 X0 \2 y5 g' B& v7 ?2 _
    $ |- H2 X* m+ E7 b0 e" U
    ! n' j' I1 x9 R4 b3 k  I
    * \$ m8 G9 p4 M2 P
    ; J3 }( z5 H5 q3 m& d

    点评

    支持!: 5.0
    支持!: 5
    I.MX515,同道!!幸会幸会!赞一个  发表于 2012-9-19 09:12

    该用户从未签到

    56#
    发表于 2012-1-31 14:45 | 只看该作者
    试了下DDR3两排焊盘中间的空间不够走地址线控制线啊,是不是我6mil走线太粗了。
    / e2 f$ [6 O) u+ p. B请问楼主应该是多少mil线宽啊?
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-3-12 03:38 , Processed in 0.078125 second(s), 22 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表