★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

jimmy:

元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。
4 L( [( _7 {- S7 W3 v- M
6 E$ k" ~; s' T4 j0 g, k6 a6 Z把相关层的color打开就OK了

luobin123

; N* P" L( J7 }% c; p$ z3 T
问过简单的问题。。Layout中不是有自动布局和自动不线吗？
. f* ~" y9 W* n但我没找到自动布线在啦。。麻烦版主指点12.。。
3 b: \8 b0 f& L+ j( |8 m5 n
2 f& H. l2 k/ G# E1 K  Z
3 s4 ^  |- v! \jimmy:
6 D+ M, @5 m5 ?: @& n+ ?  i
4 F) X/ B) h. X" x; B在router软件里面进行。

wangsong117

封装转换问题
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。
: I/ f  E& G% V, o& w
0 q  {# J3 Y3 [你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
5 y1 J! J% \4 e5 A0 U改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
2 ?8 t( U4 o: H$ z' n原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

  n' e7 i" v/ I9 N, N! x% D0 w$ R* K对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。

) }( A: ~; I& p, IEGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
/ ]) D5 O  P, T5 p7 F4 h9 |; L原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

: C& O1 U; v1 I: m  d
" g, u( D2 y0 d/ @+ m在ECO对比的时候，要选上UPDATE。

( M/ A0 o$ A. ]2 i6 R. P0 h
EGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧
5 D, t! u) G* V. M
& j, I4 m" w8 e3 j' V+ l% N好的设计习惯不是能用文字表达得清楚的。
5 \3 U( G8 O; u. r
" H% I, X' R& A2 E* M. f+ N- X就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
; x2 Y9 e" H8 r6 f) h. G钻孔对问题
7 V( |$ f; I$ K看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
还有个“地”的问题
, T$ O5 T% b1 b4 }5 L) b手机中有模拟地和数字地，它们是布在同一层还有不 ...

! j% T2 `4 o& [+ |
  `9 @9 ?- z. A这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）

8 o  S7 ^% Y' J( m' F模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
4 Y& j# X# T1 J# v& n可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

% Q7 a% Z) |- J2 u' u3 L
! a& B. }1 s8 G+ E8 J/ b" [那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。
0 c  P2 y) Y+ O! _, x9 ]
1 Q' W, }5 L2 C8 u5 g+ M0 R  h我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
Value值显示问题
最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
- ^+ C& B) A# G. Q) `2 E* H: w/ K关键是我最开始导网表是没在后面 ...

用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
pin discrepency    decal gatefor gate number#   
5 W% T6 v9 U3 c还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

/ v. X; A; f/ e可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.
9 U; P+ E, ]& I  X" P7 l# c+ }
请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
求助:网表问题
重新装了下电脑结果,输出网表时提示      :
$ N0 C; ~' y5 A/ CDesign Name: D:\资料\复件 FINAL.DSN
* ~& k6 t$ o0 d% Y6 O/ y, A; J- N. H[FMT0012] Can't open first output file
8 }6 x# e/ h+ j- O1 k& f#各位碰到过没有,帮忙啊,先谢谢拉!

斑竹救命

9 u& h6 ?& y' `  z+ b
, Z) H' [# b( J) {: D3 J! x; r# r请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

" r" G* |3 g0 c7 t8 w
因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。