找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11268|排名: 28 

推荐主题

PCF8563报警中断的问题 2人参与 dream123 2022-7-26 15:49 2 246 li205212021 2022-7-26 16:52
FPGA的原理图经典收藏 3人参与 attachment STGing 2022-7-26 10:37 3 185 架海梁心 2022-7-26 15:19
FPGA有什么作用? 3人参与 unfaithful2021 2022-7-26 13:54 3 154 nocturne 2022-7-26 15:18
MAX V系列CPLD支持PLL么? 3人参与 MrL1 2022-7-26 13:10 3 235 kkjh 2022-7-26 15:10
EP2AGX65DF29I5N FPGA - Arria II GX 2530 LABs 364 IOs 2人参与 dragongfly 2022-7-26 10:34 2 126 jack_are 2022-7-26 13:57
fpga差分对是什么 3人参与 we_happiness 2022-7-25 16:32 3 178 aid4her 2022-7-25 17:49
谁会反编译CPLD里面程序? 2人参与 lahhse 2022-7-25 15:36 2 256 hgaj 2022-7-25 16:54
FPGA太难了,太难了 3人参与 attach_img I_believe 2022-7-25 14:29 3 195 elephant_ 2022-7-25 15:17
51单片机与STM32,CPLD 3人参与 choose521 2022-7-25 11:08 3 160 Blah 2022-7-25 14:26
FPGA状态机在多路异步串口通信处理的实时优势 2人参与 attach_img dragongfly 2022-7-25 10:37 2 218 Maskman 2022-7-25 13:38
FPGA FIFO设计技巧 3人参与 attachment Diabloa 2019-1-8 13:46 3 401 瞪郜望源_21 2022-7-25 13:14
verilog FPGA 引脚问题 2人参与 dream123 2022-7-22 15:34 2 163 li205212021 2022-7-22 16:20
基于FPGA高速高精度频率测量系统的实现 2人参与 attachment Ferrya 2020-1-7 10:41 2 325 雷北城 2022-7-22 15:23
基于FPGA的可编程PCM采编器的实现 2人参与 attachment Ferrya 2020-1-2 10:00 2 329 雷北城 2022-7-22 15:22
输入到CPLD的时钟信号有什么作用? 3人参与 MrL1 2022-7-22 11:00 3 259 ESCAPE 2022-7-22 13:48
Xilinx 7系列FPGA的时钟资源架构详解 2人参与 attachment dragongfly 2022-7-22 11:05 2 335 Crash 2022-7-22 13:47
LTC2325-16采样问题 4人参与 attach_img R_myself 2022-7-22 13:08 3 380 peerless2021 2022-7-22 13:34
时序图  14人参与 attachment Ferrya 2019-3-7 14:01 14 586 张志明 2022-7-21 22:20
FPGA编写Verilog HDL语言时的管脚定义问题 2人参与 aid4her 2022-7-21 15:35 2 137 fuu65iwi 2022-7-21 20:11
CPLD下装程序需要用到什么? 2人参与 twel2e 2022-7-21 16:39 2 171 rergr 2022-7-21 17:36
Xilinx 7系列FPGA架构:GCLK/时钟区域/全局时钟缓冲器介绍 2人参与 attachment dragongfly 2022-7-21 09:57 2 293 STGing 2022-7-21 17:04
基于OV9653和FPGA的图像搜索定位系统 2人参与 attachment Zedd 2019-9-24 09:49 2 322 雷北城 2022-7-21 16:18
基于微处理器和FPGA的波形生成器 2人参与 attachment Taio 2019-9-18 09:22 2 334 雷北城 2022-7-21 16:17
基于FPGA实现的视频显示系统 2人参与 attachment Taio 2019-10-12 09:46 2 262 雷北城 2022-7-21 16:17
CPLD设置为输入端口,其端口初始值是1还是0? 3人参与 choose521 2022-7-21 13:42 3 191 kkjh 2022-7-21 15:45
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-6 09:23 , Processed in 0.109375 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块