找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 35 

推荐主题

一种改进的粒子滤波算法及其FPGA硬件实现 2人参与 attachment A-Lin 2019-8-28 09:31 2 282 雷北城 2022-7-16 13:56
disco240怎么清除编程? 3人参与 choose521 2022-7-15 10:56 3 123 Blah 2022-7-15 16:43
fpga多bit数据如何打拍? 2人参与 dream123 2022-7-15 15:11 2 155 li205212021 2022-7-15 16:32
FPGA高速收发器设计原则 3人参与 attachment dragongfly 2022-7-15 10:11 3 121 瞪郜望源_21 2022-7-15 15:29
基于组合-移位的指数运算FPGA实现方法 3人参与 attachment A-Lin 2019-8-29 10:00 3 390 雷北城 2022-7-15 15:22
OFDM信道估计的复矩阵分解及FPGA实现 4人参与 attachment A-Lin 2019-8-28 07:30 4 341 雷北城 2022-7-15 15:22
K=9卷积码的Viterbi译码算法及其FPGA实现 2人参与 attachment A-Lin 2019-8-28 07:00 2 322 雷北城 2022-7-15 15:21
CY7C68013A usb芯片fpga通讯问题求助 2人参与 attach_img duhe3hfu 2022-7-15 14:04 2 170 whatever_ 2022-7-15 14:41
和Lattice Diamond相关的若干bug 4人参与 attach_img thinkfunny 2019-7-3 15:38 4 455 wacc 2022-7-15 13:53
系统时钟需要连接到FPGA的哪个脚? 3人参与 li205212021 2022-7-14 11:08 3 156 hgqiyu 2022-7-14 16:16
硬件描述语言Verlog(清华大学出版社) 3人参与 attachment A-Lin 2019-6-13 09:00 3 264 hgqiyu 2022-7-14 16:14
Xilinx 7系列FPGA GTX/GTH收发器用户指南 2人参与 attach_img dragongfly 2022-7-14 10:33 2 202 架海梁心 2022-7-14 15:55
如何在项目中使用RTOS分析工具SystemView? 3人参与 MrL1 2022-7-14 13:31 3 122 kkjh 2022-7-14 15:51
Xilinx ZU19eg下载器无法连接dap 1人参与 attach_img shufeitian 2022-7-13 23:12 1 135 jack_are 2022-7-14 14:50
CPLD与FPGA之间通信 4人参与 nocturne 2022-7-14 13:47 4 153 whatever_ 2022-7-14 14:48
叙述EDA的FPGACPLD设计流程,以及涉及的EDA工具及其在整个流程中的作用? 2人参与 on1e 2022-7-13 16:16 2 159 opipo 2022-7-13 17:17
FPGA中的时钟哪里来的? 2人参与 dream123 2022-7-13 15:39 2 105 li205212021 2022-7-13 16:37
一种基于FPGA技术的电子式互感器接口实现新方法  2人参与 attachment A-Lin 2019-2-27 10:02 2 387 雷北城 2022-7-13 15:39
一种2+Gbps的多数据包透明传输机制 3人参与 attachment A-Lin 2019-2-27 10:04 3 389 雷北城 2022-7-13 15:38
易于FPGA实现的最优移相PWM控制策略  2人参与 attachment Ferrya 2019-2-26 14:05 2 358 雷北城 2022-7-13 15:37
为什么在做LED点阵列显示屏的时候都喜欢用FPGA而不用CPLD或者单片机? 3人参与 twel2e 2022-7-13 13:18 3 110 ESCAPE 2022-7-13 15:26
FPGA_CPLD选型与设计优化 6人参与 attachment A-Lin 2019-7-23 10:59 6 277 夜凉笙歌 2022-7-13 15:17
选择合适的FPGA千兆位收发器至关重要 3人参与 attachment recommend dragongfly 2022-7-13 10:39 3 190 瞪郜望源_21 2022-7-13 13:34
fpga约束的时钟显示频率很低? 4人参与 duhe3hfu 2022-7-13 11:15 3 153 aid4her 2022-7-13 13:26
CPLD 引脚复用 2人参与 Jame33 2022-7-12 16:33 2 97 mqerew 2022-7-12 17:35
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-22 08:59 , Processed in 0.093750 second(s), 14 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块