EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34088|排名: 3

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 92 93 94 959697 98 99 100 ... 1364 / 1364 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


实现allegro像PADS那样通过快捷键快速打开关闭铺铜显示 23人参与 ...2	shihen88 2013-1-30 16:32	18 5620	倾听风雨 2022-11-3 18:21
sigrity仿真S-Parameter Assessment功能是分析S参数的吧，怎么点进去后没有反应呢 1人参与	啊啊啊诺诺诺 2022-11-3 17:10	1 287	jack_are 2022-11-3 17:22
allegro electrical physical spacing 都是设置什么？ 3人参与	Roof0102 2022-11-3 14:21	3 617	mqerew 2022-11-3 15:36
DXF导入PCB显示尺寸过大，无法导入。有哪位大神遇到过这样的问题啊？ 2人参与	chanfu 2022-11-3 13:43	2 346	twel2e 2022-11-3 14:44
Allegro 22.1 對舊板相容性. 6人参与	aarom 2022-10-21 13:49	7 917	liuli88 2022-11-3 14:06
请教allegro里怎么查看未连接的网络啊？ 4人参与	tangqianfeng 2022-11-3 10:08	4 665	天净沙秋思 2022-11-3 13:46
请教routekeepout可以排除某些网络在内部走线而不约束吗？ 3人参与	tangqianfeng 2022-11-3 10:36	2 270	tangqianfeng 2022-11-3 12:35
allegro里如何对重叠的铜皮或原件进行循环选择 7人参与	DIY民工 2016-11-10 22:15	7 1507	dzkcool 2022-11-3 11:30
有没有人做过ASAAC的板子啊？ 3人参与	鱿鱼1 2013-11-18 16:13	3 835	dazuliuk 2022-11-3 10:59
如图，走线与铜皮报错，DRC检查也消除不了，铜皮不能避让怎么解决呢。求解答 5人参与	不必下江南 2022-10-31 18:04	10 337	小七夜 2022-11-3 10:08
请教各位大神， allegro 差分对与差分对之间的间距如何设置？ 10人参与	Roof0102 2022-10-27 11:04	10 469	小七夜 2022-11-3 09:57
DFM可以不同板拼版吗 6人参与	风车车等风 2022-10-31 17:48	5 327	qinhappy 2022-11-2 14:27
在cadence allegro中,copy不了Via,提示E- (SPMHGE-223): Illegal column spacing. ... 4人参与	chanfu 2022-11-2 11:20	4 529	lahhse 2022-11-2 14:10
cadence16.2 PCB入门中文学习教程 9人参与	stillnesslx 2022-9-7 09:02	9 463	234500317 2022-11-2 13:56
17.4的版本，出图的时候发现有背钻有exlusions 2人参与	henglin 2022-10-28 13:45	2 283	henglin 2022-11-2 11:38
求高手指点：PowerSI中修改走线宽度 3人参与	godgyan 2022-11-1 16:49	6 522	godgyan 2022-11-2 11:13
怎么设置过孔在散热焊盘上不报DRC呢？ 17人参与 ...2	雷子 2015-12-4 09:15	18 2611	句点608 2022-11-2 09:55
allegro package designer如何load skill? 3人参与	恋空skyloving 2022-10-31 17:55	5 327	恋空skyloving 2022-11-2 09:47
如何实现shape对不同层的焊盘避让(void) 17人参与 ...2	zhuyt05 2022-3-2 16:37	17 1341	godgyan 2022-11-1 17:23
allegro 16.6每次重启电脑后，以前设置的pad，dev的路径就没了？ 2人参与	BGo 2022-11-1 15:58	2 273	dsgh 2022-11-1 17:16
Allegro 16.3不显示网络大家是怎么布局的？ 4人参与	Roof0102 2022-11-1 13:49	4 268	Memory00 2022-11-1 14:50
altium designer PCB文件导入到 cadence 中出现问题，超出区域，部分连接网络错误 4人参与	air888 2022-10-31 16:40	4 363	my3802132 2022-10-31 20:19
allegro中 ddr等长设置及绕线的步骤？ 5人参与	chanfu 2022-10-31 13:52	4 545	MrL1 2022-10-31 15:07
请教一下，在层次电路图中，有多个package的封装，要怎么样能指定组合呢？ 1人参与	tangqianfeng 2022-10-31 10:38	1 235	Jame33 2022-10-31 14:41
allegro17.4 打开3D问题 2人参与	superfamale 2022-10-28 19:29	2 354	dzkcool 2022-10-31 10:27